包地与串扰

工程界常常使用保护地线进行隔离,来抑制信号间的相互干扰。的确,保护地线有时能够提高信号间的隔离度,但是保护地线并不是总是有效的,有时甚至反而会使干扰更加恶化。使用保护地线必须根据实际情况仔细分析,并认真处理。
保护地线是指在两个信号线之间插入一根网络为GND的走线,用于将两个信号隔离开,地线两端打GND过孔和GND平面相连,如图所示。有时敏感信号的两侧都放置保护地线。
在这里插入图片描述

要想加入保护地线,首先必须把两个信号线的间距拉开到足以容纳一根保护地线的空间,由于拉开了信号线的间距,即使不插入保护地线,也会减小串扰。插入保护地线会有多大的作用?

低频模拟信号包地

我们来看表层微带线情况下串扰的大小。假设走线是50Ω阻抗控制的,线宽为6mil,介质厚度为3.6mil,介电常数为4.5。并假设两路信号都是载波频率为30Mhz,带宽为2Mhz的模拟信号。
下图显示了三种情况下的远端串扰情况。当线间距为6mil时,由于两条线紧密耦合,远端串扰较大。把间距增加到18mil,远端串扰明显减小。进一步,在两条线之间加入保护地线,地线两端使用过孔连接到地面,远端串扰进一步减小。
在这里插入图片描述

对于低频模拟信号之间的隔离,保护地线的确很有用。这也是很多低频板上经常见到的“包地”的原因。但是如果需要隔离的数字信号,情况会有所不同。我们分表层微带线和内层带状线两种情况来讨论保护地线对数字信号的隔离效果。以下讨论我没假定PCB走线都是50Ω阻抗控制的。

表层走线

仍然使用上面的表层走线叠层结构,线宽为6mil,介质厚度为3.6mil,介电常数为4.5。攻击信号为上升时间Tr=200ps的阶跃波形。考虑以下三种情况下的近端串扰和远端串扰的情况,如下图所示,其中耦合段长度为2000mil。
Case1:两条走线间距gap=1w(w=6mil表示线宽)
Case2:两条走线间距gap=3w,仅仅拉大道能够放下一条保护线的间距,但不适用保护线。
Case3:两条线间距gap=3w,中间使用保护地线,并在两端打GND过孔。
在这里插入图片描述

下图显示了三种情况下串扰波形,无论是近端串扰还是远端串扰,走线间距从1w增加到3w时,串扰都明显减小。在此基础上,走线间插入保护地线,串扰如下图中Case 3所示,相比Case 2,插入保护地线,不但没有起到进一步减小串扰的作用,反而增大了串扰噪声。
在这里插入图片描述

这个例子表明拉开走线间距是最有效的的减小串扰的方法。保护地线如果使用不当,可能反而会恶化串扰,因此,在使用保护地线时需要根据实际情况仔细分析。保护地线要想起到应有的隔离作用,需要再地线上添加很多GND过孔,过孔间距应小于1/10λ,如图所示。λ为信号中最高频率成分对应的波长。
在这里插入图片描述

内层走线

对于内层走线,如下图
在这里插入图片描述

介电常数为4.5,阻抗为50Ω。考虑到下图三种情况。攻击信号为上升时间Tr=200ps的阶跃波形,入射信号幅度500mv,耦合长度为2000mil,近端串扰如图所示,加入了保护地线,近端串扰从3.44mV进一步减小到了0.5mV。信号隔离度提高了16B。对于内层走线,加入保护地线能够获得更大的隔离度。
在这里插入图片描述

对于表层走线来说,使用密集型的GND过孔,对提升隔离效果是有好处的。但是对于内层走线来说,使用密集型的GND过孔几乎得不到额外的好处,下图对比了GND过孔间距为2000mil(保护地线两端打GND过孔)和GND过孔间距为400mil时的近端串扰情况,串扰量几乎没有变化。
在这里插入图片描述

间距增加到5w时情况如何
在这里插入图片描述

当走线间距进一步加大,保护地线仍保持在6mil的线宽时,对于表层走线来说,保护地线的作用减小。下图中,两条线间距拉到5w时,两种情况下近端串扰和远端串扰量和不使用保护地线情况相当,没有明显改善。因此对于表层走线来说,走线间距很大时,中间再加入保护地线,几乎没有什么效果,如果处理不好反而会使串扰恶化。
对于内层走线来说,保护地线仍然会起很大作用。如下图,内层间距为5W,两种情况下近端串扰噪声波形如图。中间加入了保护地线,能明显改善近端串扰。
在这里插入图片描述

结论:

保护地线对低频模拟信号的隔离通常都是有效的。但是在数字信号之间的保护走线并不是那么有用,有时反而会使情况更恶化。
对于表层走线,如果保护地线的GDN孔间距很大,可能会使串扰更加严重,必须使用非常密集的GND孔才能起到隔离的效果。
对于内层走线,保护地线可以减小近端串扰。

网上新更新一篇串扰文章,可学习下

  • 4
    点赞
  • 18
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
嘉立创EDA晶振电路包地是一种专门用于晶振电路设计中的电路包地技术。在设计晶振电路时,为了减少电路中的共模干和噪声,提高其稳定性和性能,需要对晶振电路进行地域划分。 首先,嘉立创EDA晶振电路包地要将晶振电路的地域划分为两部分:模拟地和数字地。模拟地是指与晶振振荡电路直接相关的地域,主要包括振荡电路的输入和输出端口以及其它与振荡电路直接相连的元件。而数字地则是指与数字电路直接相关的地域,主要包括时钟信号的产生和分配,以及数字信号的处理等。 其次,嘉立创EDA晶振电路包地的目的是为了在模拟地和数字地之间建立良好的隔离和连接。通过将晶振电路的地域划分清晰,并在两者之间设置适当的连接点,可以有效地避免模拟信号的和数字信号的干。同时,还可以降低晶振电路对外界环境的敏感性,提高其工作的稳定性和可靠性。 最后,嘉立创EDA晶振电路包地需要根据具体的电路设计要求和特性进行合理的布局和连接。为了实现电路的优化性能,需要注意电路的走线布局、引脚的连接方式以及地域之间的距离和电流路径等方面。通过合理的电路包地设计,可以有效地提高晶振电路的抗干能力,减少信号误差,提高整体电路的性能。 总之,嘉立创EDA晶振电路包地是一项重要的电路设计技术,通过合理的地域划分和连接设计,可以提高晶振电路的稳定性和可靠性,降低干和噪声,使电路具有更好的性能表现。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值