hdlbits.01xz.net /Circuits/Sequential Logic/More Circuits/Conway‘s Game of Life 16x16

最新推荐文章于 2024-08-15 13:57:03 发布
最新推荐文章于 2024-08-15 13:57:03 发布
阅读量41 收藏
点赞数
分类专栏： FPGA 文章标签： fpga开发 Powered by 金山文档
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011493332/article/details/128576506
版权
该Verilog代码实现了一个在时钟边沿触发的模块，用于处理256位数据输入。当加载信号有效时，数据直接输出；否则，根据当前位置的边界条件，计算并更新每个位置的数据，考虑其相邻元素的影响。结果存储在内部寄存器buff中并在下一个时钟周期输出。
摘要由CSDN通过智能技术生成

无比愚蠢, 但是成功了

module top_module(
    input clk,
    input load,
    input [255:0] data,
    output [255:0] q ); 
    
    reg [255:0] buff;
    integer i, x, y, nb;
    
    always @(posedge clk) begin
        if(load)
            q = data;
        else begin
            for(i = 0; i<256; i=i+1) begin
                   nb = 0;
                
                if(i%16 == 0) begin /* at left boarder */
                    if(i<16) begin /* TL corner */
                        nb = nb+q[i-1 +16];     // L
                        nb = nb+q[i+1];        // R
                        nb = nb+q[i-16 +256];    // T
                        nb = nb+q[i+16];    // D
                        nb = nb+q[i-16-1 +16 +256];    // TL
                        nb = nb+q[i-16+1 +256];    // TR
                        nb = nb+q[i+16-1 +16];    // DL
                        nb = nb+q[i+16+1];    // DR                        
                    end else if(i >=240) begin /* DL corner */
                        nb = nb+q[i-1 +16];     // L
                        nb = nb+q[i+1];        // R
                        nb = nb+q[i-16];    // T
                        nb = nb+q[i+16 -256];    // D
                        nb = nb+q[i-16-1 +16];    // TL
                        nb = nb+q[i-16+1];    // TR
                        nb = nb+q[i+16-1 +16 -256];    // DL
                        nb = nb+q[i+16+1 -256];    // DR
                    end else begin /* Left side */
                        nb = nb+q[i-1 +16];     // L
                        nb = nb+q[i+1];        // R
                        nb = nb+q[i-16];    // T
                        nb = nb+q[i+16];    // D
                        nb = nb+q[i-16-1 +16];    // TL
                        nb = nb+q[i-16+1];    // TR
                        nb = nb+q[i+16-1 +16];    // DL
                        nb = nb+q[i+16+1];    // DR
                    end
                end else if(i%16 == 15) begin /* at right boarder */
                    if(i<16) begin /* TR corner */
                        nb = nb+q[i-1];     // L
                        nb = nb+q[i+1 -16];        // R
                        nb = nb+q[i-16 +256];    // T
                        nb = nb+q[i+16];    // D
                        nb = nb+q[i-16-1 +256];    // TL
                        nb = nb+q[i-16+1 -16 +256];    // TR
                        nb = nb+q[i+16-1];    // DL
                        nb = nb+q[i+16+1 -16];    // DR
                    end else if(i >=240) begin /* DR corner */
                        nb = nb+q[i-1];     // L
                        nb = nb+q[i+1 -16];        // R
                        nb = nb+q[i-16];    // T
                        nb = nb+q[i+16 -256];    // D
                        nb = nb+q[i-16-1];    // TL
                        nb = nb+q[i-16+1 -16];    // TR
                        nb = nb+q[i+16-1 -256];    // DL
                        nb = nb+q[i+16+1 -16 -256];    // DR
                    end else begin /* Right side */
                        nb = nb+q[i-1];     // L
                        nb = nb+q[i+1 -16];        // R
                        nb = nb+q[i-16];    // T
                        nb = nb+q[i+16];    // D
                        nb = nb+q[i-16-1];    // TL
                        nb = nb+q[i-16+1 -16];    // TR
                        nb = nb+q[i+16-1];    // DL
                        nb = nb+q[i+16+1 -16];    // DR
                    end
                    
                end else begin /* not at left right boarder */
                    if(i<16) begin /* TOP side */
                        nb = nb+q[i-1];     // L
                        nb = nb+q[i+1];        // R
                        nb = nb+q[i-16 +256];    // T
                        nb = nb+q[i+16];    // D
                        nb = nb+q[i-16-1 +256];    // TL
                        nb = nb+q[i-16+1 +256];    // TR
                        nb = nb+q[i+16-1];    // DL
                        nb = nb+q[i+16+1];    // DR
                    end else if(i >=240) begin /* Down side */
                        nb = nb+q[i-1];     // L
                        nb = nb+q[i+1];        // R
                        nb = nb+q[i-16];    // T
                        nb = nb+q[i+16 -256];    // D
                        nb = nb+q[i-16-1];    // TL
                        nb = nb+q[i-16+1];    // TR
                        nb = nb+q[i+16-1 -256];    // DL
                        nb = nb+q[i+16+1 -256];    // DR
                    end else begin /* not at any boarder */
                        nb = nb+q[i-1];     // L
                        nb = nb+q[i+1];        // R
                        nb = nb+q[i-16];    // T
                        nb = nb+q[i+16];    // D
                        nb = nb+q[i-16-1];    // TL
                        nb = nb+q[i-16+1];    // TR
                        nb = nb+q[i+16-1];    // DL
                        nb = nb+q[i+16+1];    // DR
                    end
                
                end
                
                /*now we get neighbor number of one point: nb*/
                case (nb)
                    //0: buff[i] = 0;
                    //1: buff[i] = 0;
                    2: buff[i] = q[i];
                    3: buff[i] = 1;
                    default: buff[i] = 0;
                endcase
                    
                   
            end
            
            q = buff;
        end
    end

endmodule
Tezt777
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
HDLbits答案更新系列10（3.2 Sequential Logic 3.2.4 More Circuits）
小k的博客
05-23 5423
今天更新一个小节内容，第三部分中Sequential Logic中的More Circuits，其中有一道题目是康威生命游戏，这道题目还是有一定难度的，大家可以去尝试做一下。希望能和大家一起学习，共同进步。
HDLbits答案更新系列目录（直达答案链接）
热门推荐
小k的博客
06-10 10万+
HDLbits答案目录，verilog全部题目答案直达链接，方便大家查看~
【Verilog】HDLBits题解——Circuits/Sequential Logic
wjh776a68的博客
08-01 383
【Verilog】HDLBits题解——Circuits/SequentialLogic/LatchesandFlip-Flops
【自用向 刷题笔记/答案】HDLBITS: Circuits - Sequential Logic（不包括FSM
weixin_46928582的博客
07-18 335
2、由于大多数的逻辑器件的目标库内的 DFF 都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会一方面额外增加FPGA内部的逻辑资源，另一方面也增加了相应的组合逻辑门时延。1、使用异步复位的最大好处就是复位路径上没有延时，如上面的图所示，复位信号一直连接到触发器的复位端口，而不是像同步复位那样需要经过一个复位控制逻辑(如与门)，这样子就减少了外界信号的影响。低电平的复位信号到达触发器的复位端时，触发器进入复位状态，直到复位信号撤离。
HDLBits答案14-Sequential:More Circuits
sinat_41774721的博客
10-30 552
文章目录1. Rule902.Rule 1103. Conway's Game of life 16*16 1. Rule90 各单元的下一状态是此时当前单元相邻两位的异或。 在这个电路中，创建一个512单元系统(q(511:0))，并在每个时钟周期中前进一个时间步长。加载(load)表明系统的状态应该加载data[511:0]至q中,假设边界(q[0]和q[512])都为零。 module top_module( input clk, input load, input [511
[HDLBits做题]Sequential Logic ---More Circuits
weixin_39001610的博客
10-24 67
在每个时钟周期，每个单元的下一个状态是由左右两个邻居的异或决定的。下表表达了这个规则更详细的内容，其中下一个状态的值是它本身和左右两个邻居值的函数。在此电路中，创建一个512单元的系统q[511:0]，并在每个时钟周期前进一个步长。在此电路中，创建一个512单元的系统q[511:0]，并在每个时钟周期前进一个步长。在每个时钟周期，每个单元的状态会发生改变。下表表达了这个规则更详细的内容，其中下一个状态的值是它本身和左右两个邻居值的函数。这个游戏是一个二位网格上进行的，每个单元格内为1（存活）或0（死亡）。
【verilog学习20】HDLBits：Circuits_Sequential Logic_More Circuits
weixin_48052679的博客
08-30 152
需要用阻塞赋值，否则在第一个时钟周期内，更新。更新为此状态，并开始依次计算下一个。才刚刚更新为正确的状态，为时已晚。的状态时的，在第一个时钟周期末，
【HDLBits 刷题 8】Circuits（4）Sequential Logic---Shifts Registers & More Circuits
记录学习历程
08-12 2890
本篇博客对 Circuits 部分的组合逻辑前两节做答案和部分解析，一些比较简单的题目就直接给出答案，有些难度再稍作讲解，每道题的答案不一定唯一，可以有多种解决方案，欢迎共同讨论。
HDLBits 系列（7）——Sequential Logic（Counters、Shift Registers、More Circuits）
Bronceyang的博客
09-09 3320
3.2 Sequential Logic 3.2.2 Counters 1.Four-bit binary counter module top_module ( input clk, input reset, // Synchronous active-high reset output reg [3:0] q); always @(posedge clk)begin if(reset)begin ...
Grounding-for-Circuits.rar_软件设计/软件工程_PDF_
08-11
"Grounding for Low and High Frequency Circuits.pdf" 这份文档很可能深入探讨了如何在不同频率下有效地处理接地问题。以下是基于这个主题的详细知识解析： 1. **接地的基本概念**：接地是将电路中的参考电位点...
1.rar_VHDL/FPGA/Verilog_VHDL_
08-11
VHDL可以用来设计从简单的逻辑门到复杂的数字系统，如FPGA和ASIC（Application-Specific Integrated Circuits）。 FPGA是一种集成电路，其内部结构可以根据用户的需求进行配置。不同于ASIC，FPGA在制造后仍能通过...
d_latch.rar_VHDL/FPGA/Verilog_VHDL_
08-11
描述中的 "d latch digital circuits vhdl" 提到了D型锁存器在数字电路中的应用，特别提到了VHDL，这是一门用于电子设计自动化（EDA）的硬件描述语言，可以用来描述数字系统的结构和行为。VHDL允许设计师用接近自然...
chuanbing.rar_VHDL/FPGA/Verilog_VHDL_
08-12
在电子设计自动化（EDA）领域，VHDL和Verilog是两种主要的硬件描述语言（HDL），用于设计和验证数字逻辑系统，如Field-Programmable Gate Arrays（FPGA）和Application-Specific Integrated Circuits（ASIC）。...
CRA.rar_VHDL/FPGA/Verilog_VHDL_
08-11
在电子设计自动化（EDA）领域，VHDL和Verilog是两种主要的硬件描述语言（HDL），用于设计、仿真和实现数字逻辑系统，如Field Programmable Gate Arrays（FPGA）和Application Specific Integrated Circuits（ASIC）...
DDR2 SDRAM 与 DDR SDRAM 区别
ToFPGA的博客
08-14 1026
本文通过对比两款镁光 DDR2 SDRAM 和 DDR SDRAM 芯片（型号分别为：MT47H128M16RT、MT46V32M16）手册来对比 DDR2 SDRAM 与 DDR SDRAM 的区别。
高速信号的眼图、加重、均衡
ToFPGA的博客
08-14 597
高速信号的眼图、加重、均衡
超高速NVME FPGA存储卡记录
mochenbaobei的博客
08-15 629
XNM-KU-M4 是一款基于KU115 的高速存储模块。该模块基于NVME固态硬盘，主要用于高速实时数据流的存储和回放，主要用于雷达、通信、电子、卫星等领域，包括高速ADC数据采样实时记录、DAC数据回放、基于光纤或者Rapid IO的高速数据记录等场景。存储板卡主要包含Xilinx公司的KU060高性能FPGA、M.2 SSD、DDR等组成。其中主控FPGA器件完成存储控制、外部接口、系统管理、文件管理等操作。
工业视觉智能-分割模型基础知识
最新发布
08-18
根据《阿里云工业视觉智能高级工程师ACP认证免费课程》（https://edu.aliyun.com/course/3128115/lesson/342981389）创建的个人笔记
I.MX6 DDR3/LPDDR2 布局布线指南
"该资源为《fundamentals of electric circuits 6th edition》的全彩高清无水印版本，主要讨论DDR3的PCB布线技术，内容摘自飞思卡尔官方的硬件开发指南，针对i.MX6系列应用处理器。" 在电子科技领域，DDR3内存的PCB...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值