risc-v

已于 2024-05-16 11:37:28 修改
阅读量623 收藏 5
点赞数 15
文章标签： risc-v
于 2023-12-04 09:32:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011536527/article/details/131265516
版权

文章目录

B 站 - 外瑞罗格

1. 视频大纲

  1. CPU 设计： 取值 instruction fetch；译码 i decoder；执行（+访存）+回写
  2. 中断系统设计
  3. 以 CPU 为核心的 SOC 设计，ROM/RAM/Timer 设计

1.1 CPU 基本模块

1）ADD

时序： 与时钟有关
组合： 有输出，就有响应；延时取决于器件
ROM： 放指令；市面上，一般是按字节 byte (8-bit) 存放的；32 位 ADD，放 4 个字节 --> 大小端存储 --> 高字节，放低地址，是大端模式；反之，是小端模式。
寄存器组： 32-bit，x0 恒为 0
在这里插入图片描述
![三级流水线]

后续就是写代码；后面暂时不太有必要跟着敲；需要先搞明白原理。

B站 - Rong晔

1. RV32(64) + I \ E \ M \ F \ D \ A \ C \ Q

32-bit 或 64-bit 指令集

2. ADD rd, rs1, rs2

加 (Add). R-type, RV32I and RV64I.
x[rd] = x[rs1] + x[rs2]
把寄存器 x[rs2] 加到寄存器 x[rs1] 上，结果写入 x[rd]。忽略算术溢出。
压缩形式：c.add rd, rs2; c.mv rd,rs2
在这里插入图片描述

3. 六种指令类型

R I S B U J

4. 指令和数据分开存储：哈佛结构

5. 第一步设计

设计目标： 单周期、单指令，只做 ADD 指令
测试的 5 条指令： ADD / ADDI / BNE / JAL / LUI
主体模块： PC 寄存器、指令存储器、控制译码模块、立即数扩展模块、寄存器堆、算数逻辑运算单元、数据存储器；各个模块，根据逻辑依次完成自己的工作。

6. 取指令: 指令从 pc_reg 取到 指令存储器

6.1 pc_reg 的指令来自 mux_pc

7. 译码：输入一个 instruction，输出多个标志，如 branch, jump, reg_wen, reg1_raddr

case 语句，得到 很多输出。

7.1 将译码的结果进行处理，得到需要的数据： 寄存器值（寄存器堆）、立即数值（立即数扩展）

8. 执行：算什么？怎么算？

算什么： 两个寄存器、寄存器和立即数、4和PC，立即数和pc --》 mux_alu 数据选择模块
怎么算： ALU 模块

9. 如何测试 设计是否 ok？

sde09de
关注
RISC-V 介绍
weixin_53265084的博客
06-11 2595
RISC-V（Reduced Instruction Set Computing Five）是一个开放式指令集架构（ISA）， RISC-V可以被用于许多不同的计算机硬件平台上。此外，RISC-V是一个开放的标准，任何人都可以提供RISC-V芯片的设计和生产实现。因此， RISC-V ISA 的开源实现使得硬件开发变得更加容易，并且可以比现有的商业解决方案提供更优秀的性能和定制服务。该团队的目标是创建新一代的指令集架构，以改进现有的指令集体系结构。RISC-V的设计体现了现代计算机架构的许多优势。
【RISC-V】risc-v架构学习笔记（架构初学）
m0_67403188的博客
07-31 7317
RISC-V架构提供31个用户可修改的通用(基本)寄存器，即x1到x31，以及一个额外的只读寄存器x0，硬连接到0。x0寄存器的一个常见用途是帮助将其他寄存器初始化为零。共有31个通用寄存器。其中7个是临时寄存器(t0t6)。a0a7用于函数参数。s0s11用于保存寄存器或函数定义内。一个堆栈指针，一个全局指针和一个线程指针寄存器。一个返回地址寄存器(x1)，用于存储函数调用的返回地址。一个程序计数器(pc)。PC保存着当前指令的地址。所有寄存器都可以作为通用寄存器使用。...
RISC-V指令格式
百里杨的博客
01-31 2664
在RISC-V指令集架构中，G表示通用组合，全称为RV32G（32位）或RV64G（64位）。也就是说，RISC-V的所有指令集合名称，全部是以RV打头，加位宽，加模块名来组成的，后续识别也就很简单了。因此，RV32I，表示RISC-V的32位整数指令集，它是RISC-V 的核心，是冻结的，永远不会改变。I表示基础整数指令集；因此，G是RISC-V指令集架构中通用处理器所包含的指令集的表示。RV32G，表示32位RISC-V通用处理器，指令集组合。我们看看RISC-V的命名规范，是如何定义的，就明白了。
2024年最全计算机系统基础（五）之RISC-V指令集_risc指令集，【大牛系列教学】
最新发布
2401_85015317的博客
05-14 1229
格式上只有一个字段不同于r格式，rs2和funct7替换为12位符号立即数（immediate字）imm[11：0]。immediate字段为补码值，所以它可以表示从-2"到2"-1之间的整数。当I型格式用于加载指令时，immediate字段表示一个字节偏移量，所以加载双字指令可以取相对于基址寄存器rd中基地址偏移±（2"或2048)字节(±(2或256）个双字)的任何双字。同样格式的I类型指令也可以用作加载指令注：其中画圈表示位移方向0表示向左移，1表示向右移。
RISC-V 指令集介绍
qq_57502075的博客
07-31 9760
rs1 (Source Register 1)是第一个源操作数寄存器，占了5bit，在指令的15-19bit；rs1 (Source Register 1)是第一个源操作数寄存器，占了5bit，在指令的15-19bit；rs2 (Source Register 2)是第二个源操作数寄存器，占了5bit，在指令的25-31bit。rs2 (Source Register 2)是第二个源操作数寄存器，占了5bit，在指令的25-31bit。
RISC-V入门（基础概念+汇编部分） 基于 汪辰老师的视频笔记
嵌入一下?的博客
11-25 9226
RISC-V入门 基于 汪辰老师的视频笔记
RISC-V学习（一）
Caramel_biscuit的博客
10-15 1971
RISC-V诞生于近十年，而大多数指令集诞生于20世纪70年代，并且它是一个开源的指令级架构。与所有的旧架构不同，它的未来不受任何单一公司的浮沉或一时兴起的决定的影响。它属于一个开放的，非盈利性质的基金会。RISC-V基金会的目标是保持RISC-V的稳定性，仅仅出于技术原因缓慢而谨慎地发展它，并试图让它之于硬件如同Linux之于操作系统一样受欢迎。
关于RISC-V的一些了解
yimuta9538的博客
06-14 2484
RISC-V作为一种新兴的、开源的指令集架构，具有开放、自由、可扩展、灵活、简洁、高效、兼容和可移植等优势，未来有望成为一个具有广泛影响力和市场竞争力的通用指令集架构。
RISC-V的特权规范
11-01
《RISC-V的特权规范》是RISC-V架构的核心组成部分，详细阐述了RISC-V处理器在执行不同层次操作时所采用的特权模式。RISC-V，全称精简指令集计算（Reduced Instruction Set Computing），是一种开放源码的指令集架构...
RISC-V Debug SpecificationVersion 1.0-STABLE
10-23
《RISC-V Debug Specification Version 1.0-STABLE》是RISC-V架构的调试规范，由Paul Donahue和Tim Newsome等人编辑，旨在为RISC-V处理器的开发者和实现者提供一套稳定的调试标准。该规范在保持向后兼容性的前提下...
RISC-V资料集合(RISC-V-Reader-Chinese-v2p1).rar
10-14
在"RISC-V-Reader-Chinese-v2p1.pdf"中，我们可以预期找到关于RISC-V的详细介绍，包括其核心概念、架构原理、指令系统以及相关的软件开发工具链。该文档可能会深入解析RISC-V的基础指令集，如加载/存储指令、算术...
Risc-v 基础
11-23
RISC-V 动态跟踪及历史发展情况，Risc-v 是加州大学伯克利分校（UC Berkeley）设计并发布的一种开源指令集 架构，其目标是成为指令集架构领域的Linux，应用覆盖IOT（Internet of Things） 设备、桌面计算机、高性能计算机等众多领域。
RISC-V-Reference-Data指令卡片-考试版1
08-03
RISC-V 指令集架构概述 RISC-V 是一种开放的指令集架构（ISA），旨在提供一个自由、开放、可扩展的指令集架构，以满足现代计算机系统的需求。RISC-V 指令集架构的设计目标是提供一个高性能、低功耗、灵活的指令集...
RISC-V中文手册.pdf
10-22
RISC-V中文手册.pdf RISC-V中文手册.pdf是关于RISC-V指令集架构的详细指南，由DAVID PATTERSON和ANDREW WATERMAN编写，勾凌睿、黄成、刘志刚等人翻译，包云岗校阅。本手册涵盖了RISC-V的基本概念、设计理念、指令集...
计算机系统基础（五）之RISC-V指令集
热门推荐
qq_38915354的博客
04-14 4万+
正在整理中请稍后。。。。。。 提示：这里可以添加系列文章的所有文章的目录，目录需要自己手动添加 例如：第一章 Python 机器学习入门之pandas的使用 提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录正在整理中请稍后。。。。。。前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：
和你一起从零开始写RISC-V处理器(1)
qq_40491102的博客
05-08 3008
通过verilog来搭建一个CPU的想法由来已久了，一方面是为了增加自己为数不多的项目经历，另一方面是真的想弄明白，CPU内部究竟到底是怎么运行的。 今天就正式开始了，此工程很大，更新进度取决于自身学习情况以及别的up主的更新进程；可能会很慢，也可能哪天夭折了；虽然路途很遥远，但是总要迈出第一步吧~能学多少是多少了哈哈。 本文首发于公众号：FPGA学习者，关注公众号，获取更多资料与内容。
RISC-V基本介绍
lijianyi0219的博客
01-22 3万+
文章目录前言一、命名规范二、使用步骤1.引入库2.读入数据总结 前言 RISC-V作为目前大火的开源指令集架构有着自己的独特魅力，本文将对其基本情况进行介绍，给大家留一个初步印象。 关于指令集的概念大家可以参看： RISC-V念作 “risk-five”，代表着 Berkeley 所研发的第五代精简指令集。它是一款高质量、免许可证、开放的RISC ISA，是一套由RISC-V基金会维护的标准，适用于所有类型的计算系统。开源的RISC-V打破了ARM、x86架构的技术壁垒，便于开发者进行开发，目前国内外都
RISC-V简介
Eddy的博客
01-01 9309
RISC-V是一个自由和开放的ISA（开源指令集架构），通过开放的标准协作实现处理器创新的新时代。RISC-V ISA在架构上提供了一个新的自由、可扩展的软件和硬件自由级别，为未来50年的计算设计和创新铺平了道路。...
RISC-V入门笔记（新手必看！）
嵌入式Linux充电站
10-27 6822
适合新手的RISC-V 入门知识
RISC-V最新架构文档：RISC-V-22-01-08完整指令集及权限架构
本文为《RISC-V指令集手册》的第二卷，旨在提供关于RISC-V特权架构的详细信息。该手册最新版本为2021年12月3日。 本手册的编辑人员包括Andrew Waterman、Krste Asanovi´c和John Hauser。其中，Andrew Waterman是...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值