【西西学FPGA】Lesson 24 IIC

2016年6月6日
1 24AA64 EEPROM
2 A0 A1 A2 注定一条I2C总线上可以挂8个设备
3 32-byte（页写）或者字节写
4 数据只在scl低电平改变
5 高电平数据改变被认为是起始位或者停止位
6 总线空闲保持高电平
7 开始位：scl为高的时候，从1到0（数据改变在800khz的上升沿）
8 停止位：scl为高的时候，从0到1（数据改变在800khz的上升沿）
9 有效数据：高电平保持稳定，每个数据维持一个高电平
10 如果一下子写超过32位数据，之前的数据会被覆盖


Lesson 24
2016年6月6日
1 24AA64 EEPROM
2 A0 A1 A2 注定一条I2C总线上可以挂8个设备
3 32-byte（页写）或者字节写
4 数据只在scl低电平改变
5 高电平数据改变被认为是起始位或者停止位
6 总线空闲保持高电平
7 开始位：scl为高的时候，从1到0（数据改变在800khz的上升沿）
8 停止位：scl为高的时候，从0到1（数据改变在800khz的上升沿）
9 有效数据：高电平保持稳定，每个数据维持一个高电平

2016年6月20日
10 如果一下子写超过32位数据，之前的数据会被覆盖，
  停止位开始之后，从数据缓存寄存器中发送到eeprom中
11 iic，数据写，先发送控制字节，在发送地址；在发送起始位再发送数据。
   地址发送到地址寄存器。因此不发送地址直接发送数据的时候会发送到当前地址寄存器对应的位置。

//===========================Lesson 26

1 scl和sda的关系
  根据IIC PDF，其中有说：
Bus not Busy (A)
Both data and clock lines remain HIGH.
也就是说在总线空闲态，scl恒为高。当sda下降时，scl开始翻转。

2 快速确定问题产生原因，排除在连线部分。代码有一段错失是因为flag和data的连线搞错了。

3 FPGA的本质，是我们根据需要的功能画出电路图或者代码，由软件综合生存门配置的文件，查找表，然后根据输入输出逻辑对应的数据。

---------------------------------------------------整理部分---------------------------------------------------------------------------
1 连接到相同总线的IC数量只受到总线的最大电容400pF限制