Lemmings1 verilog代码

79注册会员

已于 2024-02-05 10:39:13 修改

阅读量452

点赞数 9

文章标签： fpga开发

于 2024-02-05 10:28:42 首次发布

本文链接：https://blog.csdn.net/u012244708/article/details/136037333

版权

这篇文章详细描述了一个使用Verilog编写的Lemmings1模块，包括输入/输出接口、状态机逻辑、以及异步复位的Flip-Flop状态管理。模块基于两个输入信号控制lemmings的左右移动。

摘要由CSDN通过智能技术生成

Lemmings1 verilog代码
题目来源：Lemmings1

代码如下

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    output walk_left,
    output walk_right); //  

    parameter LEFT=0, RIGHT=1;
    reg state, next_state;

    always @(*) begin
        // State transition logic
        case(state)
            LEFT : next_state = bump_left ? RIGHT : LEFT;
            RIGHT: next_state = bump_right ? LEFT : RIGHT;
        endcase
    end

    always @(posedge clk, posedge areset) begin
        // State flip-flops with asynchronous reset
        if(areset)
            state <= LEFT;
        else
            state <= next_state;
    end

    // Output logic
    assign walk_left = (state == LEFT);
    assign walk_right = (state == RIGHT);

endmodule