《advanced fpga designed》 aes ch4 example design advanced encryption standard AES verilog

AES:先进的加密标准。更容易意味着更少的设计错误（更可靠）和更快（简单的组合逻辑）

4.1 aes 结构

aes是对称的加密方式，将128位明文对应为128位密文。（可以为128，192，256位）

aes具体解释：https://blog.csdn.net/qq_28205153/article/details/55798628

Nk =Keysize/Wordsize；AES为分组密码，分组长度只能是128位，密钥的长度可以使用128位、192位或256位。且密钥长度分组长度均按照32位bit字进行计算。

每一轮加密包括以下4个步骤，字节代换，行移位，列混合，轮密钥加。最后一轮迭代不执行列混合。另外，在第一轮迭代之前，先将明文和原始密钥进行一次异或加密操作。轮密钥加：轮密钥加是将128位轮密钥Ki同状态矩阵中的数据进行逐位异或操作。

解密为加密的逆操作.//4.1后续部分有些没看懂

4.2 性能与区域

用流水线架构在速度上可以提高两个数量级。

4.3其余部分的优化

由于采用了pipeline,所有的数据在一个周期内要找到所有的映射数据当数据太大时会出现问题,引入Extended Euclidean Algorithm(拓展欧力基德算法)(https://blog.csdn.net/destiny1507/article/details/81750874).但是这种迭代算法在频繁处理数据时延迟太高.

第三点优化是aes创始人提出。将在GF（256）中计算逆的问题转换为在GF（16）中计算逆的问题，并在GF（16）中执行一些算术运算。GF有限域。AES标准及Rijndael算法解析（https://www.anquanke.com/post/id/85656）