1、Verilog是硬件描述语言,写Verilog时需要知道对应的电路图是啥,是导线还是触发器等,可以通过RTL图观看,下面是几个常见的对应图:
立减 ¥
请填写红包祝福语或标题
红包个数最小为10个
红包金额最低5元
抵扣说明:
1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。 2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。