NPN 型的 LDO

NPN 型的 LDO 分两大类;一种是是用达林顿管做的 LDO，因为当时的单个晶体管的放大倍
数不是很大，所以要用达林顿管来构成更大的放大倍数。在这里不讨论达林顿管构成的 LDO；
另一种就是单个 NPN 型晶体管构成的 LDO。
1.1 NPN “ 准 LDO ” 具有下列特性：
 要求输入电压至少比输出电压高 0.9V 至 1.5V；
 接地引脚电流大于 NPN-达林顿管，但小于 PNP-LDO 稳压器；
 需要一个输出电容器，但一般不像 PNP-LDO 那样具有特殊的 ESR 要求。
1.2 NPN 型 LDO 的架构图

从上图可是看到经过输出采样之后，通过一个小型号 NPN 三极管来控制一个 PNP 型的前
级晶体管，这个前级的晶体管是通过集电极的电流来控制功率 NPN 晶体管。

1.3 NPN“ 准 LDO” 中的功率损失的简单模型
上图是一个用详细的电流信号和电流路径来标注 NPN 型的 LDO 中的损耗主要来源于那几
个部分，从上图也可以看出这些损耗是怎样产生的。
下图是用一个等效的模型来描述这个些损耗分别产生在那几个部分

 等效模式中，右边是一个负载电阻 RLOAO，上方的右边是那个被调整的三极管(也就是
功率三极管 Q1)的体压降 VCE(Q1)，中间是一个发射极和基极之间的结压降，这个压降表示
在这个 NPN 型的 LDO 当中输入与输出之间的最低压降 VBE(Q1)是多少，另外还有一部份是不
可避免的，就是在输入与输出之间那个用集电极的电流来控制功率三极管的那个三极管(也
就是 Q2)，它的集电极和发射极之间的压降 VEC(Q2)。这几个部分就构成了功率环路中的主
要部分。
1.4 驱动 NPN“ 准 LDO” 传输元件
 在上图中 Q2 集电极和发射极之间的电压 VCE(Q2)一定会叠加在功率三极管 Q1 的集电极
和基极之间的电压 VCB(Q1)上面。这两个电压的叠加是我们能在在控制一个稳定电压的情况
下，决定输入电压最低是多少的两个成分。
1.5 NPN“ 准 LDO” 驱动电流与低/高负载电流的关系
由下图是描述的是 NPN“ 准 LDO” 在一个 5mA 和 500mA 的负载电流下需求的驱动电流。
从下图可以看到，在不同的条件下，我们需要的芯片本身的静态电流产生怎样的变化再能对
这样负载的变化才能有一个比较好的调整。可见在 NPN 型的 LDO 中，芯片的静态电流是会随
负载电流的增加而增加的，而且是成比例的增加的。当然在 NPN 型的三极管当中这种电流的
总体的绝对值也是比较小的，就像这里例子里面的就算它的负载电流达到 500mA，它的静态
电流也是小于 1mA 的。
5mA 负载情况下                                                         500mA 负载情况下
 

1.6 总结
NPN 准 LDO 具有下列特性：
 要求输入电压至少比输出电压高 0.9V 至 1.5V；
 接地引脚电流大于 NPN-达林顿管，但小于 PNP-LDO 稳压器；
 需要一个输出电容器，但一般不像 PNP-LDO 那样具有特殊的 ESR 要求
 本文摘自《TI培训电子书系列》 。