LDO线性稳压电源

概述

        线性稳压器(LDO)的工作原理是采用一个压控电流源以强制在稳压器输出端上产生一个固定电压，控制电路连续监视(检测)输出电压，并调节电流源(根据负载的需求)以把输出电压保持在期望的数值。

        LDO唯一恒定的参数是输出电压 VOUT。所有其他的参数都将会不断地改变。输入电压可能会由于外界的干扰而变化，而负载电流也许会因为负载运行状况的动态变化而发生改变。这些变量的变化可能会全部同时发生。

基本组成

        线性稳压器的 4 个基本组成部分：

        1) 串联传输元件
        2) 误差放大器
        3) VOUT 采样网络
        4) 基准电压

LDO分类

        LDO的主要组成元件是晶体管或者MOS管。

        晶体管实际相当于开关，当其处于放大状态时基极电流与射极电流有倍的关系，晶体管型LDO实际是通过反馈电路控制晶体管的基极电流来调节射极与集电极之间的电流，实现调节Vbe，从而保证输出电压的稳定。

        MOS管实际相当于一个阀门，栅极电压的大小，决定了P或N沟道中载流子的数量（可以看成沟道的电阻不同），MOS管型LDO通过输出反馈电路控制栅极电压大小，来控制源极和漏极之间的电压，从而保证了输出电压的稳定。正常LDO都是工作在可变电阻区。

NPN 型的 LDO

        NPN 型的 LDO 分两大类;一种是是用达林顿管做的 LDO，因为当时的单个晶体管的放大倍数不是很大，所以要用达林顿管来构成更大的放大倍数。另一种就是单个 NPN 型晶体管构成的 LDO。

        从上图可是看到经过输出采样之后，通过一个小型号 NPN 三极管来控制一个 PNP 型的前级晶体管，这个前级的晶体管是通过集电极的电流来控制功率 NPN 晶体管。

        NPN 准 LDO 具有下列特性：

1. 要求输入电压至少比输出电压高 0.9V 至 1.5V；
2. 接地引脚电流大于 NPN-达林顿管，但小于 PNP-LDO 稳压器；
3. 需要一个输出电容器，但一般不像 PNP-LDO 那样具有特殊的 ESR 要求。

PNP 型的 LDO

        PNP 型的 LDO 它的压控恒流源是由一个功率型的 PNP 管(Q1)来构成的，同时在它的基极也会连接一个对地的 NPN 型的晶体管(Q2)，这就是一个典型的 PNP 型 LDO 的架构。在上图右边它一样是由两电阻来检测电压，然后把它放进误差放大器里面和一个基准作比较，放大之后对 Q2 进行控制。 Q2 集电极上的电流会控制 Q1 上基极的电流。由于功率晶体管(Q1)是 PNP 型的晶体管，它的输出是它的集电极，因此由于它的这种结构它的输出阻抗是比较大的。在这种输出阻抗比较大的情况下，我们必须给输出增加输出电容器，也要控制这个电容器的 ESR 控制在一定范围之内，才能保证这种 LDO 的工作稳定。

        PNP LDO 具有下列特性：

1. 要求输入电压至少比输出电压高 100mV 至 700mV；
2. 具有高于 NPN 型 LDO 的接地引脚电流；
3. 需要谨慎地选择输出电容器数值和 ESR 额定值

NMOS 型的 LDO

        NMOS 架构如下图所示，反馈回路控制 Rds。但是，随着VIN 接近VOUT(nom)，误差放大器将增大 Vgs 以降低 Rds，从而保持稳压

 

        有时并未提供辅助电压轨，但仍然需要在较低的输出电压下达到低压降。在这种情况下，可以用内部电荷泵来提供偏置电压（需要了解放大器的内部结构，当Vin很小时，无法驱动放大器硅管或者锗管，就需要电荷泵提供一个相对较大的偏置电压，使放大器工作）。

        特性如下：

1. N-FET 的导通电阻低于 P-FET；
2. 允许非常低的 Vin 和 Vout 数值；
3. 较低的输出阻抗可减轻负载极点的影响；
4. 可在采用小的外部电容器时保持稳定；
5. 低接地引脚电流（ 与负载无关）；
6. 高 DC 增益。

PMOS 型的 LDO

        在前面讲 NMOS LDO 的时候，我们注意到 NMOS 由于它的源极和门级之间的导通门限，使简单构成的 NMOS LDO 它输入和输出之间的压差不可能很小，必须大于这个导通门限，如果我们引入一个单个的偏置电压对某些应用又是一个负担。因此引用另外一种方式，也就是 PMOS 构成的 LDO 来解决这些问题，PMOS型LDO是最常见的。

        由于 PMOS 它的输入端是接在它的源极上(如下图)，而门级电压是需要低于源极电压才能是它导通，Vin>Vg这个很好满足所以这个就是 PMOS 的 LDO 在驱动上天生的要比 NMOS 的 LDO 简单。 

        为调节所需的输出电压，反馈回路将控制漏-源极电阻 Rds。随着 VIN 逐渐接近VOUT(nom)，误差放大器将驱动栅-源极电压 Vgs 负向增大，以减小 Rds，从而保持稳压。但是，在特定的点，误差放大器输出将在接地端达到饱和状态，无法驱动 Vgs 进一步负向增大。Rds已达到其最小值。将此 Rds 值与输出电流 IOUT 相乘，将得到压降电压。

1. PMOS LDO 具有下列特性：要求输入高于输出电压（ 基于负载电流和传输元件的导通电阻）：VIN>RDS(ON)×IOUT
2. 要求输出电压高于传输元件的 VGS 需求；
3. 要求谨慎地选择输出电容数值和 ESR 额定值；
4. 为了实现相似的 RDS（ on） 性能， PMOS 晶体管所需的晶片面积将大于 NMOS 晶体管；

电源抑制比（PSRR）

        低压降稳压器 (LDO) 最受欢迎的优势之一是，能够衰减开关模式电源生成的电压纹波。这对于数据转换器、锁相环 (PLL) 和时钟等信号调节器件而言尤为重要，因为含有噪声的电源电压会影响这类器件的性能。电源抑制比 (PSRR) 仍然常被误认为是单个静态值。PSRR规定了特定频率的交流元件从 LDO 输入衰减到输出的程度。 PSRR 表示为

        由公式可以看出PSRR越大，表示输出的纹波相对输入的纹波衰减程度越大，输出电源指标越好。