ZYNQ OCM和DDR核间数据共享速度测试

已于 2022-04-15 18:43:48 修改
阅读量3k 收藏 14
点赞数 1
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发 arm开发
于 2021-06-04 23:23:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangjie36/article/details/117574896
版权

一，核间CPU0和CPU1数据共享有两种方式，一是使用DDR的方式，二是使用OCM的方式，然后使用软中断通知彼此。要是CPU处理任务过于繁重，需要启动双核进行任务分配，核间交互的速度决定了ZYNQ处理性能能否够， 核间数据传输的速度是多少资料很少，这里我们用板子测试一下。

使用软件：vivado2017.4，使用芯片:XC7Z035FFG676-2，DDR型号：MT41J128M16RE-125

二，使用OCM进行数据共享

1,OCM地址分配

2，裸机状态下OCM共享数据速度测试，单位MB

了解本专栏 订阅专栏 解锁全文 超级会员免费看
寒听雪落
关注
  • 1
    点赞
  • 踩
  • 14
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
订阅专栏
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA 的方式来进行，但是各种协议非常麻烦...
ZYNQ双核AMP官方例程（双核分别跑Linux+裸机实现核间通信）
04-25
参考使用xilinx官方文档1078、1079，代码与之对应
基于ZYNQ的双核CPU之间的通信
zhangningning1996的博客
06-23 8115
基于ZYNQ的AMP架构双核应用程序开发项目简述CPU0代码CPU1代码运行结果双核CPU的固化SD卡总结 项目简述 我们都知道ZYNQ中有两个ARM核，但是如何使ZYNQ运行这两个ARM核，以及双核之间的数据如何进行交互是非常重要的问题。双核CPU的运行方式主要有两种：1、SMP 对称处理器架构 ，2、 AMP 非对称处理器架构，SMP结构双核之间的关系比较密切，AMP架构双核之间逻辑关系较小，开发难度也比较简单。 工程描述：运行ZYNQ的两个ARM核，同时利用OCM3进行双核之间简单的数据交互。 本次实
ZYNQ DDR读写实验 与 简单的双核共享内存通信（LINUX + BARE METAL）
weixin_41922484的博客
12-26 9677
目录一、参考资料二、裸机下，读写DDR三、LINUX下，读写DDR 一、参考资料 Zynq构建SoC系统深度学习笔记-03-PS读写DDR内存(1) 通过devmem访问物理地址 二、裸机下，读写DDR 测试代码如下： #include <stdio.h> #include "platform.h" #include "xil_printf.h" #include "xil_io....
【ZYNQ】ZYNQ器件的DDR3存储器使用相关知识介绍
最新发布
zgmxs的专栏
05-10 892
PS部分的DDR3存储器使用，不需要，也不能调用MIG IP来控制，只需要在设计中添加ZYNQ7 Processing System 组件，并配置好DDR相关的参数，即可使用。回到ACZ702开发板本身，该开发板PS侧设计了32位的DDR3存储器模组，但PL侧没有再设计独立的DDR3存储器，PL侧不设计独立的DDR3存储器主要是因为PL侧总共也就100或125个管脚，而一片16位的DDR存储器就要使用40多个FPGA管脚，所以在不是特别必要的情况下，就没有在PL侧设计独立DDR3存储器。
【ZYNQ】从入门到秃头07 FPGA 片内 RAM && ROM 读写测试实验
“逛丢一只鞋”的博客
12-23 3647
文章目录FPGA 片内RAM读写测试实验实验原理创建Vivado工程RAM的端口定义和时序测试程序编写VerilogIO约束Testbeachsimulation仿真板上验证添加ILA IP核生成bitstreamFPGA 片内 ROM 读写测试实验创建ROM初始化文件添加ROM IP核ROM测试程序编写绑定引脚testbeach仿真 FPGA 片内RAM读写测试实验 实验原理 Xilinx在 VIVADO 里为我们已经提供了 RAM 的 IP 核 , 我们 只需 通过 IP 核例化一个 R A M 根据
zynq双核通信
lichen_6398的博客
08-15 6820
双核通信的基础是已经建立好了双核工程，且配置完成。 两个CPU之间传递数据，采用了共享内存，共享内存设置在OCM（On Chip Memory）内 在没有做其他设置的情况下ZYNQ上电后地址空间分别如上图所示。OCM共256KB按照64KB分为4块，其中前三块在SDK中表述为RAM0占192KB处于地址空间的最开头和DDR共用地址空间，最后一块64KB处于地址空间的最后。ZYNQ的DDR固...
ZYNQ 双核运行并交互，一个linux，一个裸核
OpenFPGA的博客
05-15 3480
ZYNQ 双核运行并交互，一个linux，一个裸核前言需要掌握的知识硬件平台的建立裸机流水灯工程的准备和验证petalinux 2018.2 工程的建立打包程序包括流水灯程序2：设置linux 为 单核petalinux 核和裸机流水灯核的交互 前言 zynq 7000 一般有2个cpu （arm A9)，我们一般都用一个cpu0，本实验让2个cpu 都运行起来，cpu0 运行操作系统petalinux 2018.2， cpu1: 裸机流水灯。同时通过共享内存的方式，实现2个核之间的交互。 关于zynq 双
基于Zynq的HDMI传输和相关IP核介绍
01-19
HDMI是一种可以传输高清数字视频和音频数据的专有标准，被许多显示器和相机支持并广泛采用。这个特点使得HDMI成为Zynq图像处理应用的理想接口标准。在这篇文章中，我们将向大家介绍如何在不同目标开发板上使用基于...
ZYNQ核心板 DDR内存 外形 AD工程
10-10
ZYNQ核心板工程 6层PCB 双DDR颗粒 16G EMCC内存 PS-PL引脚端口全部引出 集成式DCDC转换器 AD工程
Zynq7000系列双核同时运行调试工程及文档说明
11-22
Zynq7000系列双核同时运行调试源码及文档说明－xapp1079-xapp1078(调试通过)
zynq7000双核AMP工程
12-09
1、在CORE0中搭建TCP server 2、编写定时器中断库函数，增加定时间中断，定时间0.25S中断一次，用于TCP网络通信 3、介绍双核通信、数据交换、协同运行的基本原理 4、编写C驱动代码实现CORE0与CORE1间软件中断的触发与响应 5、编写C驱动代码实现CORE0与CORE1间通过共享内存方式传递数据 6、介绍分析DCache的一致性问题 7、CORE0通过TCP Server接收网络调试助手发送的数据 8、CORE1通过串口将CORE0所传递的来自网络调试助手的数据输出 9、修改FSBL工程的bsp，并在CORE0编写C驱动代码实现双核的QSPI BOOT 10、烧写bin文件，重启开发板验证双核BOOT是否成功，双核运行是否正常
zynq使用DATAMOVER实现DDR到PL数据搬运
02-28
zynq使用DATAMOVER实现DDR到PL数据搬运的代码，用于学习ZYNQ的逻辑编程
Zynq7000 双核运行 核间通信 防止访问冲突经验总结
|-青青子衿-| 的专栏
04-16 2420
1. 平台说明 芯片：XC7Z020； 系统：双裸核程序，CPU0和CPU1 均使能cache。 2. 大块共享内存访问 1）一维数组访问 #define u32 (unsigned int) #define SHARE_MEM 0x05000000 //第一数组的起始地址 #define MEM_LEN ...
Zynq7000 双核运行 L2Cache 寄存器配置 划分Cache
|-青青子衿-| 的专栏
05-08 4001
1. 开发环境 SDK2018.1， 双裸核运行。芯片XC7Z020 开发时遇到CPU1无法读取共享DDR内存的数据， 共享地址设为0x04000000。 2. 想到可能是共享Cache的问题，L2Cache共512KB，Zynq7000共有 8way， 每way 有64KBL2cache。 默认使能Cache时，CPU1和CPU0是共享L2Cache的。 ...
ZYNQ之双核通讯原理以及程序设计
q1594的博客
06-30 3639
zynq系列开发板有两个板载Cortex-A9处理器，两个ARM可以协同处理数据。 多核处理器硬件上的划分   1.同构多核：系统中的多个处理器在结构上是相同的；         优点是硬件和软件设计上较为简单，通用性高。   2.异构多核：系统中的处理器结构上是不同的；         优点是在某些特定场合，专用的硬件加速核可以提高性能。 ZYNQ中的两个Cortex-A9处理器+可编程逻辑器件FPGA组成了异构多核处理器。 多核处理器从软件运行方式上划分   AMP(Asymmetric Muti-pr
Xilinx ZYNQ SOC入门基础之使用SDK自带程序测试内存及DRAM实验
FPGA_Designer
05-03 9431
引言：上一篇文章我们介绍了ZYNQ SOC设计流程及Hello Word实验，本节我们在上一节实验的基础上继续使用Xilinx SDK自带的测试例程测试内存和DRAM，以验证SOC芯片及SDRAM是否可以正常工作，实验内容包括： ZYNQ SOC片上内存测试 DDR3 DRAM测试 1.实验系统框图 本实验系统框图如图1所示。 图1、实验系统框图 2.硬件平台设计 本节硬件平台与上...
ZYNQ双核处理器独立运行AMP
mxh3600的博客
02-24 2687
ZYNQ双核处理器独立运行AMP
Zynq 器件搭建多核系统
一个早起的程序员
02-08 2204
Zynq系列器件提供双核Cortex-A9 ARM硬核，同时PL还支持MB软核，现在就掰一掰这三核共存怎么用。 1 多核框架 多核框架如图1所示，PL内使用MicroBlaze软核，PS内为ARM双硬核，通用外设控制器、DDR挂在PS上，PL和PS共享DDR。PS程序在DDR里运行应用程序，Microblaze在内部BRAM中运行。 图1 多核框架图 2 启动过程 在...
ZYNQ测试DDR读写速度的裸机程序
05-19
以下是一个简单的ZYNQ测试DDR读写速度的裸机程序，使用Vivado和Xilinx SDK进行开发： ```c #include <stdio.h> #include "xparameters.h" #include "xil_printf.h" #include "xtime_l.h" #define DDR_BASEADDR 0x00100000 #define DATA_SIZE (1024*1024) // 1MB int main() { int i; u32 *src = (u32*)DDR_BASEADDR; u32 *dst = (u32*)(DDR_BASEADDR + DATA_SIZE); XTime tStart, tEnd; // 初始化数据 for (i = 0; i < DATA_SIZE / sizeof(u32); i++) { src[i] = i; } // 测试写入速度 XTime_GetTime(&tStart); for (i = 0; i < DATA_SIZE / sizeof(u32); i++) { dst[i] = src[i]; } XTime_GetTime(&tEnd); printf("写入速度: %.2f MB/s\n", DATA_SIZE / ((float)(tEnd - tStart) / (COUNTS_PER_SECOND * 1024 * 1024))); // 测试读取速度 XTime_GetTime(&tStart); for (i = 0; i < DATA_SIZE / sizeof(u32); i++) { src[i] = dst[i]; } XTime_GetTime(&tEnd); printf("读取速度: %.2f MB/s\n", DATA_SIZE / ((float)(tEnd - tStart) / (COUNTS_PER_SECOND * 1024 * 1024))); return 0; } ``` 该程序使用DDR_BASEADDR作为起始地址，并将1MB的数据分为两部分，分别作为读和写的缓冲区。程序首先使用for循环初始化写入缓冲区的数据，然后使用XTime_GetTime函数记录开始时间，执行for循环将写入缓冲区的数据复制到读取缓冲区，最后使用XTime_GetTime函数记录结束时间。程序计算出写入和读取速度并打印输出。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值