透过协议看PCIe ASPM L1.2

最新推荐文章于 2025-04-18 22:44:52 发布

Ingram14

最新推荐文章于 2025-04-18 22:44:52 发布

阅读量1w

点赞数 1

分类专栏： SSD firmware 文章标签： stm32 物联网

本文链接：https://blog.csdn.net/wangpeng22/article/details/112119630

版权

本文详细介绍了PCI Express（PCIe）的ASPM（ACTIVE STATE POWER MANAGEMENT）中L1.2低功耗状态的配置和工作流程，包括T_Power_On配置、PCI-PM/ASPM启用、LTR阈值设定、Link Control和LTR Latency等关键步骤。内容适用于PCIe显卡、网卡和存储设备等。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

背景：

ASPM--ACTIVE STATE POWER MANAGEMENT

ASPM是硬件自主的，软件无法控制且也无视其状态的变化，软件只能通过配置寄存器来使能或禁止ASMP。

PCI-PM--PCI Power Management

是PCIe设备之间通过功耗管理事件（Power Management Event，PME）来进行相互通信，并控制功耗状态的切换的协议。其要求PCIe设备的每个Function都包含PCI Power Management Capability寄存器。软件可以通过配置请求（Configuration Request）的方式来切换PCIe设备的某个Function的PM状态。

L1.2--Pcie规范还定义了L1低功耗子状态

L1是PCIe 链路的一种低功耗状态， L1.2是它的子状态也是目前功耗最低的状态，当在进入L1.2链路状态只保留CLKReq#信号，大部分模块处于掉电状态。

PCI-PM和ASPM都可以承载在L1.2之上。

NO SNOOP--一般情况下，内存数据是被CACHED的，但CACHE操作，费时有的时候，软件已知，某些内存是肯定不被CACHED的这样，就不需要SNOOP了。
注：这里的SNOOP，就是针对CACHE的操作

LTR--Latency Tolerance Reporting

The Latency Tolerance Reporting (LTR) mechanism enables Endpoints to report their service latency requirements for Memory Reads and Writes to the Root Complex, so that power management policies for central platform resources (such as main memory, RC

最低0.47元/天解锁文章