LVDS、PECL和CML介绍

最新推荐文章于 2024-06-03 08:29:32 发布
最新推荐文章于 2024-06-03 08:29:32 发布
阅读量6.5k 收藏 12
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangshh03/article/details/73176368
版权

LVDS、PECL和CML介绍 - wangshh03 - NoDay的博客

标签： 无标签

【转】LVDS、PECL和CML介绍

LVDS、PECL和CML介绍

2007-10-29 10:28

摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL (Positive Emitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。

1 摘要

随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL (Positive Emitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。

2 PECL接口

PECL由ECL标准发展而来，在PECL电路中省去了负电源，较ECL电路更便于使用。PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串行或并行连接。PECL标准最初由Motorola公司提出，经过很长一段时间才在业内推广开。

2.1 PECL接口输出结构

PECL电路的输出结构如图1所示，包含一个差分对管和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接50LVDS、PECL和CML介绍 - wangshh03 - NoDay的博客电阻至VCC-2V的电平上，如图1所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V，OUT+与OUT-输出电流为14mA。PECL结构的输出阻抗很低，典型值为4-5LVDS、PECL和CML介绍 - wangshh03 - NoDay的博客，这表明它有很强的驱动能力，但当负载与PECL的输出端之间有一段传输线时，低阻抗造成的失配将导致信号时域波形的振铃现象。

LVDS、PECL和CML介绍 - wangshh03 - NoDay的博客

图1. PECL接口输出结构

2.2 PECL接口输入结构

PECL输入结构如图2所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到VCC-1.3V，这样允许的输入信号电平动态范围最大。Maxim公司的PECL接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，如MAX3885，另一种则需要外加直流偏置，如MAX3867、MAX3675。

LVDS、PECL和CML介绍 - wangshh03 - NoDay的博客

图2. PECL接口输入结构

表I中给出了Maxim公司PECL接口输入输出的具体电气指标。

表I. PECL输入和输出规格

Parameter Conditions Min Type Max Units
Output High Voltage VCC - 1.025 VCC - 1.025 VCC - 0.88 V
TA = -40°C VCC - 1.085 VCC - 0.88 V
Output Low Voltage TA = 0°C to +85°C VCC - 1.81 VCC - 1.62 V
TA = -40°C VCC - 1.83 VCC - 1.55 V
Input High Voltage VCC - 1.16 VCC - 0.88 V
Input Low Voltage VCC - 1.81 VCC - 1.48 V

在+5.0V和+3.3V供电系统中，PECL接口均适用，+3.3V供电系统中的PECL常被称作低压PECL，简写为LVDS、PECL和CML介绍 - wangshh03 - NoDay的博客

图5. CML输入电路匹配

表II以MAX3831/MAX3832为例列出了CML器件的输入输出技术参数

表II. CML输入和输出规格(负载 = 50LVDS、PECL和CML介绍 - wangshh03 - NoDay的博客至VCC)

PARAMETER CONDITION MIN TYP
最低0.47元/天 解锁文章
王世宏
关注
  • 0
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
《FPGA纯Verilog设计实现CameraLink视频编解码验证方案》
wmRmSgroTc的博客
04-14 1715
通过这种方案，既验证了CameraLink解码模块和编码模块的正确性，又能通过显示器直观查看输出效果。先采集HDMI输入视频，经HDMI解码模块解为RGB数据后送入CameraLink编码模块，出来的就是CameraLink的LVDS差分视频信号了，再把这个信号通过CameraLink视频输出接口回环到CameraLink视频输入接口，这样FPGA又接受到了CameraLink的LVDS差分视频信号了，再把这个信号送入CameraLink解码模块，解为RGB视频，最后经过HDMI编码模块输出显示器显示；
Introduction to LVDS, PECL, and CML
07-29
LVDS, PECL和 CML的介绍以及互联情况简介
晶体（二）：差分晶振
最新发布
既有随处可栖的江湖，也有追风逐梦的骁勇！
06-03 1180
差分晶振是一种有源晶体振荡器，输出差分信号（由两个相位相反、幅度相等的信号组成），从而消除了共模噪声，具有抗干扰能力强、对参考电平完整性要求较弱、抑制串扰、EMI 能力强、功耗小、速率高、不受温度和电压波动影响等优势。差分晶振有多种输出类型，如LVPECLLVDS和HCSL等。不同时钟逻辑类型的共模电压和摆幅规格LVPECLLVDSCMLHCSLVCMVCC-1.4V1.2VVCC-0.2V350mVVSWING_SE800mV325mV400700mVVOH。
PECL、LVDS和CML电平
mshgocn的博客
09-24 6024
芯片间互连通常有三种接口：PECL（Positive Emitter-Coupled Logic）、LVDS（Low-Voltage Differential Signals）、CML（Current Mode Logic）。 各接口电平规范     ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻...
差分逻辑电平——LVDS、CML、LVPECL、HCSL互连
weixin_45365488的博客
03-12 8617
首先了解差分逻辑电平结构，也包括单端逻辑电平常见的逻辑电平_常用的逻辑电平-CSDN博客注：ECL >> PECL >> LVPECL演变而来；QDR（Quad Data Rate):四倍数据倍率本文章只涉及差分逻辑电平:LVDS 、LVPECL、CML （高速）(最常用）在任何给定的系统设计中，必须设计驱动器侧和接收器侧之间的时钟逻辑转换。通过在它们之间增加衰减电阻和偏置电路来将一个差分时钟转换为其他类型的差分逻辑，来衰减摆幅电平并重新偏置共模输入接收器。
高速逻辑电平LVDS、LVPECL、CML一站式详解
weixin_44987757的博客
08-28 2万+
1.TTL、CMOS电平不适用于高速应用的原因： （1）电平幅度大，信号高低电平之间的转换时间长，不适用于传输频率达到200MHZ以上的信号； （2）输出信号为单端信号，传输路径易受到干扰，不利于长线传输； （3）功耗大，大家都知道TTL器件的静态功耗较大，即使静态功耗小的CMOS器件，由于电平摆幅宽，其动态功耗也偏大。 所以以上所有的缺点就是高速电平的突出特点！！！！！ 2.高速逻辑电平详解： 详解之前先整体感知一下这三种电平的一些重要特性（图1） 2.1、LVDS lvds指低压差分信号，是一种最高支
I/O接口标准(2)：CML、PECL、LVECL和LVDS
shanghaiqianlun的专栏
01-20 1万+
1．差分信号接口标准 CML（Current-mode llogic）它并没有一个标准，是基于简单的差分放大器，如图2所示。通常取R1=R2=50欧姆，|VOUT+ - VOUT-| = R1 * i1 = 50*i1，不同的厂家i1值不一样，所以，电压摆幅不同的厂家也不一样。不同厂家电阻也不一样，不可能是高性能高速器件，另一个因素是共模电压，这对直流耦合是非常重要的，用
关于差分晶振的LVDS、LVPECL、HCSL、CML模式介绍及其相互转换
Me sl ·的博客
12-22 2965
放置交流耦合电容后，LVDS输入需要重新偏置，可以通过将一个8.7KΩ电阻连接到3.3V和5KΩ电阻连接到GND来实现LVDS接收器输入共模的1.2V 直流电平。为了将800mV LVPECL摆幅衰减到400mV的CML摆幅，需在150Ω电阻之后放置一个50Ω的衰减电阻（RA），以衰减LVPECL摆幅电平的一半。CML和LVPECL差分对摆幅相对较大，且内部三极管工作于非饱和状态，功耗较大，基于结构上的差异，CML的功耗低于LVPECL。LVDS次之，需在接收端增加一个100Ω的终结电阻（内置的不需要）；
CML、PECL 及LVDS 间的互相连接
07-14
CML、PECL 及LVDS 间的互相连接
[翻译]LVDS,CML,LVPECL,VML之间接口电平转换（来自TI文档）
热门推荐
hgzty的专栏
06-22 3万+
声明：本文是对TI文档：《interfacing between LVPECL, VML, and LVDS levels》的翻译，仅供学习使用。 在平时的工作中，经常会接触到各种差分电平的转换，网上也有很多这样的资料，但发现有些混乱，所以找了TI的这份文档进行翻译，一是系统的归类一下，二是自己也能通过这个来加深理解和学习。这个文档对于各个电平的结构讲解的一般，很多是根据TI的器件来说的。但是其
LVDS-CML-LVPECL 原理及转换
cigarliang1的博客
07-21 2564
参见如下链接： https://www.cnblogs.com/TFH-FPGA/archive/2012/09/13/2683112.html
差分时钟接口详解，LVDS,LVPECL,HCSL,CML
07-15
差分时钟接口详解，包括LVDS,LVPECL,HCSL,CML等接口类型
LVDS,PECL,CML 接口结构
12-06
介绍芯片间互连常用三种接口：pecl，lvds，cml。高质量解决高速芯片间互连问题
CML与CML信号的连接
01-08
CML到CML之间的连接分为两种情况，当收发两端的器件使用相同的电源时
LVDS,CML,LVPECL,VML接口详细介绍
weixin_34006965的博客
12-04 592
在平时的工作中，经常会接触到各种差分电平的转换，网上也有很多这样的资料，但发现有些混乱，所以找了TI的这份文档进行翻译，一是系统的归类一下，二是自己也能通过这个来加深理解和学习。这个文档对于各个电平的结构讲解的一般，很多是根据TI的器件来说的。但是其后半部分连接方式的讲解是非常有价值的，通过这部分可以从原理上了解匹配和偏置电路的搭建，强烈建议大家一读。1概要随着通讯速度的提升...
PECL,LVDS,CML接口电平的讨论
jsn_ze的专栏
12-15 8890
http://blog.chinaunix.net/uid-22837947-id-3801285.html 摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL (Positive Emitter-Coupled Logic)、LVDS (Low-Voltage Diff
基于FPGA的视频接口之高速IO（CML）
12-18 1751
本章节是对于高速IO接口应用的一个扩展，目前扩展为CML。CML（电流模式逻辑-即Current Mode Logic）。电路主要靠电流驱动，也是所有高速数据接口形式中最简单的一种，它的输入与输出的匹配集成在芯片内部，基本不需要外部端接，从而使单板硬件设计更简单、更简洁。CML其为LVDS的升级版本，但速度更快，速度最快可达到10G。FPGA的高速IO接口GTX，可完美覆盖CML的速度范围。
什么是CML电平
谢谢关注“小鱼教你模数电”,各平台同号
10-11 9856
CML接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA，假定CML输出负载为一50Ω上拉电阻，则单端CML输出信号的摆幅为Vcc~Vcc-0.4V。CML到LVPECL互连(直流耦合）：要做到完美的直流耦合是不可能的，例如下面的参数计算出电阻，所以只有把Vb调小才能有解，需要确认CML驱动芯片输出共模电压的范围，如果不在范围内就只能用交流耦合（R3改为电容）。它所提供的信号摆幅较小，从而功耗较低。
从零开始学习信号完整性--10-电平标准（3）
qq_29476769的博客
02-28 4936
介绍CML电平和LVDS电平的电路结构和电平标准。
pecl、lvds、cml
07-09
### 回答1： PECL（PHP Extension Community Library）是一个开放源代码的项目，它提供了一系列的PHP扩展库，用于增加PHP的功能。它为开发人员提供了许多功能强大的扩展模块，可以优化和增强PHP的性能和功能。 LVDS（Low Voltage Differential Signaling）是一种面向数字显示设备的传输技术。它使用差分信号来传输数据，以减少传输线上的干扰噪声和信号损耗。LVDS广泛应用于显示器、液晶电视、笔记本电脑等数字显示设备的内部连接。 CML（Current Mode Logic）是一种电流模式逻辑。与传统的电压模式逻辑（如TTL、CMOS等）相比，CML具有更高的速度和更低的功耗。CML主要用于高速通信接口和高性能数据传输系统，如高速串行接口、光纤通信、高速交换机等。 总的来说，PECL是一个提供PHP扩展库的项目，LVDS是一种数字显示设备传输技术，而CML是一种电流模式逻辑，它们各自在不同的领域都有重要的应用。 ### 回答2： PECL：PHP扩展程序库（PHP Extension Community Library），是一个开放源码的PHP扩展包仓库。它提供了一系列的扩展包，可以增加PHP的功能和性能。PECL的包含了各种各样的扩展，如数据库扩展、网络通信扩展、图像处理扩展等。开发者可以通过PECL来获取和安装这些扩展包，以方便地增强PHP的功能。 LVDS：低电压差动信号（Low Voltage Differential Signaling），是一种用于传输高速差分信号的电信号标准。它采用了差动电压传输方式，可以有效减少噪音和信号传输损耗。LVDS常被应用于面板显示、摄像头接口等领域，为高速数据传输提供了可靠稳定的解决方案。 CML：多电平电流模式（Current Mode Logic），是一种电路设计技术。基于此技术设计的电路采用电流作为信号传输的方式，而非传统的电压传输模式。CML电路具有功耗低、速度快、抗噪性强等特点，广泛应用于高速通信、高速芯片设计等领域。然而，CML电路对于设计工程师来说较为复杂，需要特殊的设计和优化技巧。 ### 回答3： PECL（PHP Extension Community Library）是一个开放的PHP扩展库，它包含一系列可用于扩展PHP的功能模块。通过安装PECL扩展，可以为PHP添加各种不同的功能，如数据库连接、缓存、图像处理等。PECL扩展的安装需要一些额外的步骤，但可以提供更高级的功能和性能优化。 LVDS（Low-Voltage Differential Signaling）是一种通信接口标准，常用于电子设备之间的高速数据传输。它主要用于将图像、音频和视频数据从计算机或其他设备传送到显示屏、扩音器等设备。LVDS具有低功耗、高带宽和抗干扰能力强的特点，因此在很多应用中都得到了广泛的应用。 CML（Current Mode Logic）是一种数字电路的逻辑家族，它使用电流信号代表二进制的"0"和"1"。CML逻辑电路具有快速的切换速度和低功耗的特点，适用于高速通信、时钟分配和频率合成等应用。CML电路在减小功耗和提高性能方面具有优势，因此在许多集成电路中被广泛应用。 总而言之，PECL是一个PHP的扩展库，LVDS是一种通信接口标准，CML是一种数字电路的逻辑家族。它们分别用于扩展PHP的功能、进行高速数据传输以及实现数字电路的逻辑运算，都在各自的领域得到了广泛的应用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值