吊打全球的顶级毫米波数字阵列项目-MIDAS

MIDAS的项目背景

这篇来自雷声公司的文章《The DARPA Millimeter Wave Digital Arrays（MIDAS） Program》¹发表于2020年11月中旬的BCICTS会议，是来自DARPA前两年新项目MIDAS的综述报告。该项目的目标应用是为移动战术平台提供安全通信网的相控阵传感节点。

继早先ACT项目解决了18GHz以下的阵列集成后，这个项目聚焦于进行18GHz-50GHz的单元级数字化阵列集成（注意这个element-level digital，在毫米波频段实现宽带单元级数字化，估计这是历史上的第一次同时吊打全球的水准，尽管这篇文章在我看到时只有39次全文浏览量）。为了满足苛刻的尺寸和功率限制，该项目综合使用了化合物半导体、CMOS技术和异质集成工艺。

MIDAS的项目结构和目标：三个阶段

MIDAS开始于2018年，分成了三个技术阶段：

TA1，主要关注采用先进CMOS工艺实现4✖4双圆极化收发器，并且是按照最高工作频率50GHz半波长3mm单元间距限制来设计的。该芯片实现了频率变换，模/数转换，数字波束合成和数据传输；

TA2，要实现阵列所需的EIRP和噪声系数，单纯CMOS工艺很难实现，需要化合物半导体和异质集成工艺，这是TA2所关注的重点，换句话说就是将TA1开发的CMOS收发器同化合物半导体工艺构成的PA、LNA、T/R开关以及天线辐射单元进行垂直异质集成，而且集成选择的是瓦片式堆叠结构，随着TA2的推进，实现了瞬时带宽2GHz，每个CMOS通道100mW，每个波束数据流3.2GHz的性能（大概是这么理解吧）；

最终的TA3，主要关注的是ADC、DAC和CMOS收发器技术（这个TA3一笔带过，有点不知所云）。

一号选手：雷神（Raytheon）公司领衔

当前没有一个芯片工艺技术能够满足MIDAS项目的所有需求，因此雷神同密西根大学和Teledyne科技公司合作，通过先进的3D异质集成将各个所需的最优工艺组合起来，如图1所示。

图1 MIDAS一号选手参赛作品：雷神公司16单元双极化18-50GHz瓦片式组件爆炸图¹

构成有：低廓面双极化辐射器，高效InP HBT功率放大器，InGaAs HEMT 低噪声放大器和集成的T/R开关，上述这些芯片位于32通道的CMOS 收发器 ASIC上（45nm CMOS工艺），该收发器包含了ADC和DAC以及数字波束合成器。

这一整套集成方案最早来源于Teledyne为DARPA SMART项目开发的阵列，使用基于BCB的redistribution layers（RDL，这什么玩意？）和硅通孔（TSVs）以及硅interposer。

TA1实现的这个32通道的混合信号 CMOS ASIC收发器，采用的是Global Foundries 45nm CMOS工艺。

接收端：采用直接变频架构（a direct conversion architecture），好处是低功耗，可重构的中心频率和带宽，同时能够降低ADC的采样速率需求。但同时会引入直流偏移，闪烁噪声和镜频抑制问题，在芯片上通过低增益差分信号路径、数字偏置和镜频校准解决。CMOS接收机采用的是passive mixer-first设计后接基带放大器和抗混叠滤波器。采用一对10bit 400MS/s的ADC来采样100MHz的I/Q带宽输出。实测双音动态能够实现62dB。发射端：采用10-bit的DAC工作在800MSps，能够支持在18GHz-50GHz实现65dB的SFDR以及10ENOB SNR。

数字波束合成DSP能够处理2个200MHz带宽的波束或者32个12.5MHz带宽的波束。为了避免使用巴伦，采用全差分设计，虽然降低了巴伦的损耗并提高了通道间的耦合，同时也增加了I/O数。TA1的CMOS芯片在接收模式下只消耗151mW的功率（抛开LO分配，数字波束合成，均衡器和SERDES等部分）。在发射状态下每通道功耗115mW。

在TA2选择了Telddyne的250nm的InP HBT技术实现功率放大器，如图2所示，效率大于40%，输出功率大于20dBm。

图2 InP HBT PA¹

采用InP HEMT工艺能够实现低损耗的T/R开关和LNA，如图3，宽带LNA噪声系数为2.5，增益在20dB左右。

图3 InP HEMT LNA¹

二号选手：Northrop Grumman公司领衔

这个项目的另一个选手是Northrop Grumman和Jariet公司组合。组合的其它成员还包括Qorvo，Miross，Tower Semiconductor和Protolabs。整体方案如图4所示，同样是基于TSV技术的3D堆叠异质集成。

图4 MIDAS二号选手参赛作品：Northrop Grumman小队¹

TA1的混合信号ASIC由Jariet开发，使用Global Foundries 12nm finFET CMOS 工艺，因为其能够实现数字和模拟/射频电路很好的平衡。该工艺高效的逻辑电路有助于实现DDC/DUC模块，以及数字波束合成功能。采用高达6GHz的中频和8GSps的采样速率，在ADC的第二奈奎斯特区采样。采用高中频可以减小偶次失真、DC偏移和闪烁噪声。并且由于采用8GSps的采样速率，很容易实现phase 1所需要的200MHz瞬时带宽。

在TA2选用了notch阵列天线，采用3D打印和金属化实现。该天线能够在±70°扫描实现优于1dB的插入损耗。通过TSV和solder bumps连接两层feedboard。第二层feedboard实现了巴伦结构，并同T/R MMIC连接。砷化镓的T/R MMIC是由Qorvo公司设计的，与feedboard通过铜柱（copper pillar）相连，而与下一层SiGe层则通过TSV或者hot-vias相连。锗硅层作为有源interposer层，集成阵列测试和校准链路，GaAs的控制信号，功率分配和信号路由。SiGe层的再下一层才是CMOS ASIC芯片。

Qorvo 采用了90nm的GaAs pHEMT工艺实现了低噪声LNA，高效PA和开关的集成T/R MMIC，该芯片8个通道能支持4个双极化辐射器，能够满足单元间距3mm的需求。该功放的饱和输出功率为18dBm左右，效率为35%左右，如图5和图6所示。

图5 Qorvo的GaAs功放饱和输出功率¹

图6 Qorvo的GaAs功放饱和效率¹

宽带LNA的噪声系数在2.5dB左右，如图7所示。

图7 Qorvo的GaAs LNA的噪声系数¹

小结

总结MIDAS项目的要点：

（1）18GHz~50GHz的单元级数字化3D堆叠瓦片相控阵；

（2）采用异质集成结合了先进RF和混合信号 CMOS ASIC 以及化合物半导体工艺的芯片；

（3）关键成果包括：两种双极化多通道收发器、3D打印宽角宽带辐射器、InP HBT/HEMT 和 GaAs pHEMT 的低噪放和高功率放大器，先进的3D堆叠工艺。

---

1. T. M. Hancock et al., “The DARPA Millimeter Wave Digital Arrays (MIDAS) Program,” 2020 IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS), 2020, pp. 1-4. ↩︎ ↩︎ ↩︎ ↩︎ ↩︎ ↩︎ ↩︎ ↩︎