FPGA:双口RAM

最新推荐文章于 2024-08-08 18:40:29 发布

54lishanshanhahahaha

最新推荐文章于 2024-08-08 18:40:29 发布

阅读量4.6k

点赞数 1

分类专栏： FPGA 文章标签： vivado Verilog RAM

本文链接：https://blog.csdn.net/wb3jdw58/article/details/85208515

版权

本文介绍如何利用Xilinx的IP核Block Memory Generator创建真双口RAM，并通过状态机实现在A口写入、B口读取数据。内容包括IP核配置步骤、Verilog代码（包括top文件和testbench）以及仿真图展示。

摘要由CSDN通过智能技术生成

Xilinx IP核构建双口RAM

双口RAM

双口RAM

利用Xilinx提供的IP核构建真双口RAM，通过状态机实现从A口写数据，从B口读取数据。同样也可以在B口写入数据，A口读取数据。这样的双口RAM可以用在异构系统中。

IP核配置

IP核Block Memory Generator配置过程如下：

Basic 类型选择Native，True Dual Port RAM；

2.Port A：

3.Port B：
Other options：
Summary：

Verilog代码

top文件

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2018/12/18 16:28:04
// Design Name: 
// Module Name: ram_ftt
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Ad