如何将Xilinx SRIO控制器自环

【硬核】FPGA进阶之路( 二) 如何将Xilinx SRIO控制器自环-小风哥-电子技术应用-AET-中国科技核心期刊-最丰富的电子设计资源平台

这里面有详细介绍,不再重复。将原来的12'h0(我用的是SRIO 4X)改为你想要配置的模式,如下图所示我这里将配置改成3’b010,即近端PMA子层自环。

测试代码修改并仿真完毕,是否需要先将你的 srio_gen2 IP执行reset output products再generate output products,执行更新IP操作呢,答案是不需要。小风哥发现,再怎么修改synth下的.v文件,vivado也不会提示你 synthesis is out of date,这是你需要重新run synthesis和Implementation就可以了。synth文件夹下的文件本来就是执行综合用的。

---这个有前提条件的,下面要设置成global。或把对应的.DCP文件删除,才会重新编译。 

 

  • 0
    点赞
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值