c语言加法在溢出时,【VHDL】深度讲解无符号和有符号加法处理溢出的问题

本文详细探讨了无符号和有符号加法在VHDL中的溢出处理,包括无符号加法器的简单实现和有符号加法器的分析,特别是边界条件下的正负溢出情况。总结得出,加法运算前需进行符号扩展,根据最高位进位和次高位判断是否溢出。
摘要由CSDN通过智能技术生成

1.Unsigned adders

这个比较简单,只需在A、B前面扩展一位0防止溢出,溢出的数填到第n位cout,n-1到0位就是sum。

1fb982f6f8981c5c8c12c257b7e8212b.png

2.Signed adders

一开始也搞不懂下图中为什么要扩展符号位,两个符号位了怎么加?   往下看↓

19cec81acbd7eea0d65aeb31147aadb3.png

2.1 Analysis

在真正开始使用Verilog做signed加法运算前,我们先来看看实际上二进制singed加法是如何运算?

Normal Condition (没有Overflow)

(+6) + (-3) = (+3)

为了节省resource,我们故意使用4 bit的+6与3 bit的-3相加,若直接将两个signed值相加,答案为-7,很显然答案并不正确。

2fcf6d12b79442421ffb2fd74c2e7e6a.png

因为4

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值