cache stm32h7_【STM32H7教程】第24章 STM32H7的Cache解读（非常重要）

最新推荐文章于 2024-04-27 23:57:30 发布
最新推荐文章于 2024-04-27 23:57:30 发布
阅读量1.7k 收藏 5
点赞数
文章标签： cache stm32h7
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_28991555/article/details/112930753
版权
本文详细介绍了STM32H7微控制器中关于指令Cache（ICache）和数据Cache（DCache）的管理，包括启用、禁用和清空操作，如SCB_EnableICache、SCB_DisableICache、SCB_InvalidateICache、SCB_EnableDCache、SCB_DisableDCache、SCB_InvalidateDCache以及SCB_CleanDCache等功能，强调了__DSB、__ISB和__DMB指令的重要作用。
摘要由CSDN通过智能技术生成

_CleanDCache和SCB_InvalidateDCache是对整个Cache的操作，所以比最后的三个函数SCB_InvalidateDCache_by_Addr，SCB_CleanDCache_by_Addr和SCB_CleanInvalidateDCache_by_Addr要耗时，当然，如果用户操作的存储器超过了数据Cache的大小，即16KB，那么就跟前三个函数没有区别了。

24.6.1 函数SCB_EnableICache

函数原型：

__STATIC_INLINE void SCB_EnableICache (void)

{

#if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)

__DSB();

__ISB();

SCB->ICIALLU = 0UL;                     /* invalidate I-Cache */

__DSB();

__ISB();

SCB->CCR |=  (uint32_t)SCB_CCR_IC_Msk;  /* enable I-Cache */

__DSB();

__ISB();

#endif

}

函数描述：

此函数用于使能指令Cache，系统上电后优先初始化即可。

注意事项：

__STATIC_INLINE：

表示内联函数，这种类型函数的作用就是将函数直接嵌入到调用此函数的代码中，从而降低调用此函数所占用的时间。

__DMB指令：

Data Memory Barrier(数据存储器隔离)，DMB 指令保证所有在它前面的存储器访问操作都执行完毕后，才提交在它后面的存储器访问操作。

__DSB指令：

Data Synchronization Barrier(数据同步隔离)，比DMB严格，当所有在它前面的存储器访问操作都执行完毕后，才执行在它后面的指令。

__ISB指令：

Instruction Synchronization Barrier(指令同步隔离)，它会清洗流水线，以保证所有它前面的指令都执行完毕之后，才执行它后面的指令。

24.6.2 函数SCB_DisableICache

函数原型：

__STATIC_INLINE void SCB_DisableICache (void)

{

#if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)

__DSB();

__ISB();

SCB->CCR &= ~(uint32_t)SCB_CCR_IC_Msk;  /* disable I-Cache */

SCB->ICIALLU = 0UL;                     /* invalidate I-Cache */

__DSB();

__ISB();

#endif

}

函数描述：

此函数用于禁止指令Cache。

注意事项：

__STATIC_INLINE，__DMB，__DSB和__ISB的作用看本章24.6.1小节的说明。

24.6.3 函数SCB_InvalidateICache

函数原型：

__STATIC_INLINE void SCB_InvalidateICache (void)

{

#if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)

__DSB();

__ISB();

SCB->ICIALLU = 0UL;

__DSB();

__ISB();

#endif

}

函数描述：

此函数用于将指令Cache无效化，无效化的意思是将Cache Line标记为无效，等同于删除操作。这样Cache空间就都腾出来了，可以加载新的指令。

注意事项：

__STATIC_INLINE，__DMB，__DSB和__ISB的作用看本章24.6.1小节的说明。

24.6.4 函数SCB_EnableDCache

函数原型：

__STATIC_INLINE void SCB_EnableDCache (void)

{

#if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)

uint32_t ccsidr;

uint32_t sets;

uint32_t ways;

SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/  /* Level 1 data cache */

__DSB();

ccsidr = SCB->CCSIDR;

/* invalidate D-Cache */

sets = (uint32_t)(CCSIDR_SETS(ccsidr));

do {

ways = (uint32_t)(CCSIDR_WAYS(ccsidr));

do {

SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |

((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk)  );

#if defined ( __CC_ARM )

__schedule_barrier();

#endif

} while (ways-- != 0U);

} while(sets-- != 0U);

__DSB();

SCB->CCR |=  (uint32_t)SCB_CCR_DC_Msk;  /* enable D-Cache */

__DSB();

__ISB();

#endif

}

函数描述：

此函数用于使能数据Cache，系统上电后优先初始化即可。

注意事项：

__STATIC_INLINE，__DMB，__DSB和__ISB的作用看本章24.6.1小节的说明。

24.6.5 函数SCB_DisableDCache

函数原型：

__STATIC_INLINE void SCB_DisableDCache (void)

{

#if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)

register uint32_t ccsidr;

register uint32_t sets;

register uint32_t ways;

SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/  /* Level 1 data cache */

__DSB();

SCB->CCR &= ~(uint32_t)SCB_CCR_DC_Msk;  /* disable D-Cache */

__DSB();

ccsidr = SCB->CCSIDR;

/* clean & invalidate D-Cache */

sets = (uint32_t)(CCSIDR_SETS(ccsidr));

do {

ways = (uint32_t)(CCSIDR_WAYS(ccsidr));

do {

SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |

((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk)  );

#if defined ( __CC_ARM )

__schedule_barrier();

#endif

} while (ways-- != 0U);

} while(sets-- != 0U);

__DSB();

__ISB();

#endif

}

函数描述：

此函数用于禁止数据Cache。

注意事项：

__STATIC_INLINE，__DMB，__DSB和__ISB的作用看本章24.6.1小节的说明

24.6.6 函数SCB_InvalidateDCache

函数原型：

__STATIC_INLINE void SCB_CleanDCache (void)

{

#if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)

uint32_t ccsidr;

uint32_t sets;

uint32_t ways;

SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/  /* Level 1 data cache */

__DSB();

ccsidr = SCB->CCSIDR;

/* clean D-Cache */

sets = (uint32_t)(CCSIDR_SETS(ccsidr));

do {

ways = (uint32_t)(CCSIDR_WAYS(ccsidr));

do {

SCB->DCCSW = (((sets << SCB_DCCSW_SET_Pos) & SCB_DCCSW_SET_Msk) |

((ways << SCB_DCCSW_WAY_Pos) & SCB_DCCSW_WAY_Msk)  );

#if defined ( __CC_ARM )

__schedule_barrier();

#endif

} while (ways-- != 0U);

} while(sets-- != 0U);

__DSB();

__ISB();

#endif

}

函数描述：

此函数用于将数据Cache无效化，无效化的意思是将Cache Line标记为无效，等同于删除操作。这样Cache空间就都腾出来了，可以加载新的数据。

注意事项：

__STATIC_INLINE，__DMB，__DSB和__ISB的作用看本章24.6.1小节的说明。

24.6.7 函数SCB_CleanDCache

函数原型：

__STATIC_INLINE void SCB_CleanDCache (void)

{

#if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)

uint32_t ccsidr;

uint32_t sets;

uint32_t ways;

SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/  /* Level 1 data cache */

__DSB();

ccsidr = SCB->CCSIDR;

/* clean D-Cache */

sets = (uint32_t)(CCSIDR_SETS(ccsidr));

do {

ways = (uint32_t)(CCSIDR_WAYS(ccsidr));

do {

SCB->DCCSW = (((sets << SCB_DCCSW_SET_Pos) & SCB_DCCSW_SET_Msk) |

((ways << SCB_DCCSW_WAY_Pos) & SCB_DCCSW_WAY_Msk)  );

#if defined ( __CC_ARM )

__schedule_barrier();

#endif

} while (ways-- != 0U);

} while(sets-- != 0U);

__DSB();

__ISB();

#endif

}

函数描述：

此函数用于将数据Cache清除，清除的意思是将Cache Line中标记为dirty的数据写入到相应的存储区。

注意事项：

__STATIC_INLINE，__DMB，__DSB和__ISB的作用看本章24.6.1小节的说明。

24.6.8 函数SCB_CleanInvalidateDCache

函数原型：

__STATIC_INLINE void SCB_CleanInvalidateDCache (void)

{

#if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)

uint32_t ccsidr;

uint32_t sets;

uint32_t ways;

SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/  /* Level 1 data cache */

__DSB();

ccsidr = SCB->CCSIDR;

/* clean & invalidate D-Cache */

sets = (uint32_t)(CCSIDR_SETS(ccsidr));

do {

ways = (uint32_t)(CCSID

[1] [2] [3]

你信吗
关注
【STM32H7教程】第24章 STM32H7的Cache解读（非常重要）
weixin_30879169的博客
06-12 1881
完整教程下载地址：http://forum.armfly.com/forum.php?mod=viewthread&tid=86980 第24章 STM32H7的Cache解读（非常重要） 本章教程为大家讲解STM32H7初学过程中最重要的一个知识点Cache。Cache在STM32H7的高性能发挥中占着举足轻重的作用。所以掌握好Cache是提升STM32H7性...
cache stm32h7_STM32H7的Cache和MPU
weixin_29735807的博客
12-24 869
一、Cache1、介绍Cache又分数据缓存D-Cache和指令缓冲I-Cache，STM32H7的数据缓存和指令缓存大小都是16KB。STM32H7主频是400MHz，除了TCM和Cache以400MHz工作，其它AXI SRAM，SRAM1，SRAM2等都是以200MHz工作。数据缓存D-Cache就是解决CPU加速访问SRAM。如果每次CPU要读写SRAM区的数据，都能够在Cache里面进行...
STM32H7解决DMA伪双缓存中的出现Cache问题
DreamTrue520的博客
01-11 3524
本文介绍了在STM32H7中使用DMA进行伪双缓存时可能出现的Cache问题，并提出了解决方案。首先，文章概述了Cache的基本原理，包括时间局部性和空间局部性。接着，详细讨论了STM32H7中的Cache和MPU配置，以及四种Cache策略的应用场景。其次，文章解释了DMA双缓存的原理，强调了采用环形FIFO数据类型来解决ADC数据存放问题的必要性。最后，通过CubeMX配置和核心代码实现的部分，展示了如何在STM32H7中配置Cache和MPU，以及实现环形FIFO和双缓存的核心代码。
STM32H7---高速缓存Cache(一)
Z小旋
03-22 1万+
引言： 在使用STM32H7 跟F7系列芯片的时候经常看到第一句初始化就是 Cache_Enable(); //打开L1-Cache //使能CPU的L1-Cache void Cache_Enable(void) { SCB_EnableICache();//使能I-Cache SCB_EnableDCache();//使能D-Cache SCB->CACR|=1<<2; //强制D-Cache透写,如不开启,实际使用中可能遇到
STM32H7的Cache与Buffer
monei3525的博客
10-19 2983
STM32H7的Cache与Buffer TCM和Cache的区别 …使用lwip用到了mpu，对于内存管理产生了很多的疑问，需要统一解决一下，不然用起来总有些不安。 STM32H7使用的内存不是连续的，而是被划分为多段。 MEMORY { DTCMRAM (xrw) : ORIGIN = 0x20000000, LENGTH = 128K //高速段，cpu独享 RAM_D1 (xrw) : ORIGIN = 0x24000000, LENGTH = 512K RAM_D2 (xr
STM32H7 cache dtcm itcm 正确的CACHE管理方式
xbw3336661的博客
04-11 1104
2. 变量a同时位于sram和cache中，配置为WB模式。此时CPU访问变量a（从cache），会造成一致性的问题（cache数据较老）。需要在搬运后InvalidCache，抛弃现有cache数据，从sram中访问。1，变量a同时位于sram和cache中，配置为WB模式。若DMA搬运sram中a的地址，则会产生一致性的问题（SRAM数据比较老）。Cache为L1层缓存，访问 sub 0-cycle（比0等待更快），实测会RAM+CACHE比使用DTCM快一丢丢。效率更低，但没有一致性的问题。
Cache-应用（第二篇）
u011116085的博客
12-24 2638
序：在调试某芯片内部flash时，发现当执行program或者erase后，发现程序实际正确得到了执行，但是读取时仍然获取到的是操作之前的数据。经调试发现是因为开启了cache的原因。下面就该问题进行分析。 1.原因分析 简单叙述该MCU内部与flash之间的内部框图如下： CPU对flash的读操作直接使用AHB总线通过flash controller实现对flash数据的读写，而cpu发送对flash的cmd指令比如program或者erase操作是借助APB总线实现，而cache是无法感知到对flas
STM32h743开启cache后ADC采集DMA数据不更新问题
arck5620的博客
02-24 2557
STM32h743开启cache后ADC采集DMA数据不更新问题
cache stm32h7_stm32案例分享之使D-CACHE时FMC外设运行不正常原因
weixin_33253741的博客
12-24 959
前言前段时间某客户反馈，在使用STM32H7的FMC时，如果使能了D-CACHE就运行不正常。数据没有写到FMC外部的存储器里，FMC接口也没有波形。而不使能D-CACHE是工作则是正常的。其实对于这个问题，如果了解STM32H7的架构的话，就很容易理解了。下面我们就来看一看到底是什么原因让客户觉得使能DCACHE后FMC就工作不正常了。STM32H7的架构下面是STM32H7架构图中和FMC相关...
stm32h7内存分配_【STM32H7教程】第26章 STM32H7的TCM，SRAM等五块内存的超方便使用方式...
weixin_39612297的博客
12-19 813
第26章 STM32H7的TCM，SRAM等五块内存的超方便使用方式本章教程为大家分享一种快捷的DTCM，SRAM1，SRAM2，SRAM3和SRAM4的使用方式。MDK和IAR均支持这种方式。26.1 初学者重要提示26.2 MDK分散加载方式管理多块内存区方法26.3 MDK分散加载文件解读26.4 IAR的ICF文件设置26.5 实验例程说明(MDK)26.6 实验例程说明(IA...
STM32H7串口+DMA双缓存配置文件
04-13
基于STM32H7的双缓存配置方案，串口+DMA，该方法可以用作其他的方式加DMA，同时配合本人写的博客可以更加容易理解如何配置，该文档为单纯的串口+DMA双缓存配置，用户可以自己加上一个任务进行测试。
STM32H743+DMA+UART+CACHE
12-20
STM32H743是意法半导体（STMicroelectronics）推出的一款高性能的微控制器，属于STM32系列中的高端产品线。它基于ARM Cortex-M7内核，提供了丰富的外设接口，包括DMA（直接存储器访问）和UART（通用异步收发传输器）...
例说STM32F7高速缓存——Cache一致性问题（二）
热门推荐
程序员「阿基米东」的编程之旅
11-03 1万+
2. STM32F7 新特性——高速缓存2.1 STM32F7 的存储系统　　STM32F7 系列微控制器作为高性能微控制器，为我们带来了很多让人眼前一亮的新特性，其中之一就是独立的指令和数据高速缓冲存储器，也就是所谓的 L1-cache，包括 I-Cache 和 D-Cache。Cache 的大小根据不同型号有所差别，有 4Kbytes、8Kbytes 和 16Kbytes 几种容量。 　　实际
STM32 DMA之存储器到存储器（LL库）
久久的学习之路
11-08 1754
#include "main.h" /* DMA 存储器到存储器测试 */ 程序说明：每隔100ms执行一次DMA传输，每次传输1000个字，目标地址固定为Buff3，但源地址每隔100ms切换一次 void DMA_STREAM1_Init(void); uint32_t Buff1[1000]; uint32_t Buff2[1000]; uint32_t Buff3[1000]; ...
HAL STM32H750驱动W25Qxx移植参考说明
perseverance51博客
04-27 1297
HAL STM32H750驱动W25Qxx移植
提高FlexSPI接口与FPGA接口通信速度方法
cc电子世界
03-15 1152
之前的项目中使用RT1052的FlexSPI X8 接口与FPGA通信成功，但是100MHz的SCLK时钟频率，通信速度只达到了9MB/S左右，通信效率不高。最近有项目需要高速通信，重新翻出以前的代码进行优化，成功让FlexSPI接口与FPGA通信速度达到76.9MB/S（理论上还可以更高，待继续优化）。
【STM32F429】第7章 ThreadX GUIX移植到STM32F429（MDK AC5）
Simon223的博客
11-28 2499
最新教程下载：http://www.armbbs.cn/forum.php?mod=viewthread&tid=98429 第7章 ThreadX GUIX移植到STM32F429（MDK AC5） 本章节将为大家介绍ThreadX GUIX的MDK AC5方式移植和设计框架，理论上不建议初学者直接学习，因为本章节涉及到的知识点很多，建议对GUIX的应用有一些了解后再来看，这样将事半功倍。但是本章的工程模板框架一定要学习。本章节提供的移植方法支持RGB565和ARGB8888两种颜色格式的..
2.从点亮小灯开始学stm32（2）
qq_34190043的博客
07-05 287
学了一段stm32，始终不知道系统运行的具体原理。现在我将通过仿真的方式，一步一步窥探小灯是如何被点亮的。 1、main.c #include "MyIncludes.h" int main(void) { System_Init(); LED_Init(); while(1) { LED_Flash(); } } 2、 可以发现，首先系统运行到flash中的地址为...
酒店预订管理系统 SSM毕业设计 附带论文.zip
最新发布
11-07
酒店预订管理系统 SSM毕业设计 附带论文 启动教程:https://www.bilibili.com/video/BV1GK1iYyE2B
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值