1.create project 为创建工程,open project 为打开工程
2.输入工程名称,添加工程的创建位置(一般创建一个专有的文件夹存放vivado工程)
3.选择工程类型(一般情况下VHDL/Verilog选择RTL)
4. Add Files: 选择导入文件,需要导入之前,Next
target language: 选择编写工程的语言(vhdl/verilog)
simulator language: 选择编写仿真的语言(Mixed)
1.create project 为创建工程,open project 为打开工程
2.输入工程名称,添加工程的创建位置(一般创建一个专有的文件夹存放vivado工程)
3.选择工程类型(一般情况下VHDL/Verilog选择RTL)
4. Add Files: 选择导入文件,需要导入之前,Next
target language: 选择编写工程的语言(vhdl/verilog)
simulator language: 选择编写仿真的语言(Mixed)