DC学习（9）综合后处理时序分析

DC时序分析与内部嵌入的时序分析仪（STA）

一：编译及编译后步骤

1:  第一次综合

　　  compile_ultra | -no_boundary | -no_autoungroup | -scan | -timing | -retime

2:  查看时序

　　  report_constraint -all_violation

　  　report_timing

3:  若第二步时序检查有violation，则可进行group_path增添路径，优化多条路径，改进时序约束等等。

　　　group_path -critical -weight ......

4：再次编译

　　  complile_ultra......

5:   若violation还有，继续修改，若violation改进不了，则返回rtl代码阶段，修改代码。

二：report_timing

1：check_timing与report_timing区别

　　check_timing:检查路径是否都有约束，约束是否完整，在综合之前检查；

　　report_timing:检查时序有没有问题，在综合之后检查。

2：时序报告的查看　

　　下面主要介绍时序报告的检测，毕竟timing is everything。关于时序报告的查看，前面也讲得很清楚了，这里再来具体讲述一下。　　

　　Design Compiler中，常用report_timing命令来报告设计的时序是否满足目标（Check_timing:检查约束是不是完整的，在综合之前查看，要注意不要与这个混淆）。

时间报告有四个主要部分：

·第一部分是路径信息部分，如下所示：