IC设计综合常用命令

芯片行业奋战十余年老兵，芯片大厂验证专家，多年面试官经验，面试官一对一助你转行芯片验证！更多学习视频关注B站 id:605762016  飞哥_芯
综合命令
dc_shell -f cmd_sysref_sync.tcl ｜ tee sysref_0818.log*0916.log
dc_shell -t -f cmd_top.tcl | tee top_0916.log
比较不同
diff -s 123/o_data_i.data 123_old/o_data_i.data 

source SourceMe
tbGen -m sysref
run -m peak -t block -c
run -m peak -t block -s --seed 123 -fsdb
run -m peak -t block -v &

find . -name 'srm*' 

run -m ddc -t block_rand -s -n 100 
chengli.zhang@reexen.com
run -m chip_top -t spi_soft_rst  -fsdb --seed 123 -c    --clean
//激励文件
chip_top/tb/tests/chip_top_test_pattern_lib.sv

run -m sysref -t block -fsdb --seed 123 
run -m data_capture -t block -fsdb --seed 123 
//ddc
run -m chip_top -tl chip_top/testplan/regs/test.json -t ad9694_tc1  --seed 999 -fsdb
run -m chip_top -tl chip_top/testplan/regs/test.json -t ad9694_tc1  -g posim_ss --gls  --seed 999 -fsdb -c
//spi
run -m chip_top -tl chip_top/testplan/sanity/reg_test.json -t reg_cross -fsdb --seed 123 -v
run -m chip_top  -t spi_lut_stream -fsdb --seed 123 -c
run -m chip_top -tl chip_top/testplan/datapath/test.json -t sysref_test -fsdb --seed 123
//cal
run -m cal_ge -g getest -tl cal_ge/testplan/getest/test.json -t ge_conv --seed 0 -fsdb
run -m chip_top -tl chip_top/testplan/sanity/test.json -t fcal --seed 999 -fsdb
//power
run -m chip_top -t ad9694_tc1 -tl chip_top/testplan/regs/test.json -fsdb --seed 9
//data capture
run -m chip_top -t ini_data_test -tl chip_top/testplan/sanity/test.json -fsdb --seed 9

元件库
/test/Foundry/UMC/28nm/umc_arm_std/SC7MC_c40_Library_HVt/DOC/arm/umc/l28hpcp/sc7mcpp140z_base_hvt_c40/r0p2/doc > okular sc7mcpp140z_l28hpcp_base_hvt_c40_databook.pdf
/test/Foundry/UMC/28nm/umc_arm_std/SC7MC_c40_Library_HVt/VRL/ar8hpcp/sc7mcpp140z_base_hvt_c40/r0p2/verilog/sc7mcpp140z_l28hpcp_base_hvt_c40.v
/test/Foundry/UMC/28nm/arm_mem_compiler/sram_sp_hsd_svt_mvt/r0p1/doc
git add .
git commit -m "renew rtl.f"
git push .

//打标签
git tag -a zt9_digital_0625_relase -m "Release version 1.3"

//sysref  后仿真

run -m sysref -g posim -t block -c --gls
run -m sysref -g posim -t block -s --gls --seed 1 -fsdb

run -m sysref -t block -c 
run -m sysref -t block -s --seed 1 -fsdb

git push origin master
git push origin --tags
git@192.168.40.36:root/zhongtian9_document.git
//
查看覆盖率
dve -cov &

git reset HEAD
git reset --soft HEAD^
回到master
git checkout master
//查看详细修改内容
git log -p -1
在syn/work下运行： make dc

在syn/scripts/cmd.tcl文件里修改RTL 路径, 其他的就不用改了：
set RTLPATH "../../zhongtian9_src/ddc"
修改成你那里的相对路径即可

/project/projects/ZHONGTIAN9_bak/digital/liujia/syn/work/restore.tcl 

spyglass &
/test/Foundry/UMC/28nm/men/sram2048x32
/test/Foundry/UMC/28nm/arm_mem_compiler/sram_sp_hsd_svt_mvt/r0p1/doc
打开exel   openoffice4 
打开pdf    evince
/vi/
在每行行首添加相同的内容：
:%s/^/要添加的内容
在每行行尾添加相同的内容：
:%s/$/要添加的内容
:%s/源字符串/目的字符串/g                 全局替换
以下命令指定只在第5至第15行间进行替换
:5,15s/dog/cat/g
文件跳转 gf
返回文件 ctrl+o
:e 打开当前目录文件
:vsp   竖屏打开上一目录文件

git diff 22a394a4ee90c7cfc3174699cc464a3164bbc09a -- digital_top.v

find ./ -name "DW_div_pipe.v"
:set nowrap  不折叠

formality 运行命令
run_rtl2syn
linux///
ln -s file link  超链接
grep -r pattern dir 根据内容查找
find . -name 'srm*' 根据文件名查找
rpm -ivh RPM.rpm  安装文件
cmd | cmd  前面命令的输出作为后面命令的输入
top 查看所有进程
vnc和widows互相复制  vncconfig &
chmod -R a+r *
touch 新建文件
ls > ls.log  重定向
echo $shell

\\192.168.40.40\digital_dept\总结
6C3U@kd~

///DC///
history
dcprocheck  top.con  检查约束
check_timing检查设计是否有路径没有加入约束
check_design 检查设计中是否有悬空管脚或者输出短接的情况