ModelSim中检查未定义变量

我们都知道，在ModelSim中未定义的变量会被编译器默认设置为一位的"wire"型变量，不会报错甚至不会产生警告，这给我们带来很大的困扰，常常在仿真时得到一堆未知的结果却怎么也找不出哪里有问题。

在Verilog-2001标准中规定，你可以通过定义宏来覆盖默认类型的设置，通过在文件头部添加如下宏定义：

`default_nettype none

这样，任何没有经过明确定义的变量都会产生错误。但与此同时，在定义模块“wire”端口时必须加上类型声明，毕竟两者不可得兼。

转载于:https://www.cnblogs.com/legend1213/p/5342651.html