lvds传输距离标准_LVDS自学笔记

本文介绍了LVDS(低电压差分信号)的基本概念、技术标准、工作原理及其优势。LVDS采用低电压、差分传输方式,提供高速、低功耗的数据通讯,常用于高速背板、电缆和板到板通信。文章还讨论了LVDS的传输距离限制、端接和PCB布局的重要性,以及与其他差分技术的比较。
摘要由CSDN通过智能技术生成

ae19f6a67e1dc7547863035a97803517.png

前言:

冬日阴雨,午后普洱慢品中,遭遇老同学催更。把早就写好的比普洱还陈的存货发出来搪塞一番(因为这并不是她想要的协议)。

一、名词解释

LVDS(Low-Voltage Differential Signaling ,低电压差分信号)是美国国家半导体(National Semiconductor, NS,现TI)于1994年提出的一种信号传输模式的电平标准,它采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等优点,已经被广泛应用于串行高速数据通讯场合当,如高速背板、电缆和板到板数据传输与时钟分配,以及单个PCB内的通信链路。

二、技术标准

VDS技术规范有两个标准,即TIA(电讯工业联盟)/EIA(电子工业联盟)的ANSI/TIA/EIA-644标准(LVDS接口也因此称为RS-644接口)与IEEE 1596.3标准。

三、技术原理

通常一个简单的点到点(point to point )LVDS的电路结构如下图所示:

8cd9b81f4566a3d14c5a67d034a7313f.png

其基本优势是结构简单,功耗低,速度快,抗干扰能力强,能够传输5-10m。但是这一切又都是如何实现的呢?接下来就简要介绍一下技术上的细节。

1.物理层技术

LVDS电平标准采用一对(两根)差分信号线传输数据。

通过驱动3.5mA的稳定电流电源,可在100Ω終端时,以350mV这样非常低振幅的差动信号来高速传送数据。其数据传输速度在规格内限定最大为655Mbit/秒。但这并不是极限值。通过各半导体厂商独有的加工,可以完成3Gbit/秒左右的高速传输速度。

a40df5ab67d63b989ffd601ce36f79b8.png

LVDS的差动信号波形的具体示例请见图2。

1a0afdf898e654ddce71e6442a7ab616.png

将两根差动信号--正电极信号(A+)和负电极信号(B−),以1.2V的共同电压(Voc)为中心,使2个信号间以350mV的电位差摆动。然后,用探针测定示波器的差动,会得到图2这样的信号波形。这就是两个信号的振幅差((A+)−(B−))。以差动探针测定,就能得到振幅差的计算结果。但是这样的信号波形并不是物理存在的。

2.LVDS收发器

LVDS的发送器与接收器的基本结构如下图所示。它使用两根线(即差分信号线)来传输一个信号,并且使用恒流源(Current Source)驱动,即电流驱动型(而TTL、CMOS之类电平标准为电压驱动型)。

8c2de1d4d7a56e79b57beca931a41a3e.png

其中,驱动器(Driver)中的场效应管(不一定是场效应管,因为LVDS技术规范主要侧重于LVDS接口的电气、互连与线路端接,对于生产工艺、传输介质及供电电压无明确要求,也就是说,可以采用CMOS、GaAs或其它工艺实现,能抓到老鼠的黑猫白猫都是好猫)组成一个全桥开关电路,用来控制3.5mA恒流源的电流流动方向,接收器(Receiver)的同相与反相端之间并联了一个100欧姆的端接电阻,这样电流经过电阻即可产生电压,再经过接收器判断就形成了高低电平。

当Q2、Q3导通而Q1、Q4截止时,恒流源电流经Q3流向接收器,并向下穿过100欧姆端接电阻再返回至驱动端,最后经Q2到地(GND),3.5mA的电流在100欧姆电阻上产生350mV的压降,此时同相端电压高于反相端电压,输出为高电平“H”,如下图所示:

ada1347ed91816010f57897bbb9663c6.png

而当Q2、Q3截止而Q1、Q4导通时,恒流源电流经Q1向右流向接收器,并向上穿过100欧姆端接电阻再返回至驱动端,最后经Q4到地(GND),3.5mA的电流在100欧姆电阻上也产生350mV的压降,但此时同相端电压低于反相端电压,输出为高电平“L”,如下图所示:

68d35106fcdb3c6a2aa63f6962435587.png

从LVDS结构原理可以看出,一对差分信号线只能够进行一个方向的数据传输,即单工通信(也称为点对点传输,point-to-point),但是我们常见的USB接口也只是使用一对差分信号线,为什么却可以双向传输呢?原因很简单,它是使用两对驱动器与接收器组合而成的,如下图所示:

de71581e671997f9113c9d8eb92a66f8.png

这是一种半双工(half duplex)的配置结构,也就是说,在任意时刻差分信号线仍然只能是往一个方向传输数据,但可以分时进行双向数据传输,当驱动器1向接收器1发送数据时,驱动器2与接收器2相当于无效的,反之亦然。

3.技术优势分析

3.1差分信号

差分信号有别于单端信号一根信号线传输信号然后参考GND作为高(H)、低(L)逻辑电平的参考并作为镜像流量路径的做法,差分传输在两根传输线上都传输信号,这两个信号的振幅相等,相位相差180度,极性相反,互为耦合。

6983341262560a821c496030d0658404.png

3.2差分信号的优点

差分信号的第一个好处是,因为你在控制「基准」电压,所以能够很容易地识别小信号。在一个参考地做「0 V」基准的单端信号传输系统里,测量信号的精确值依赖系统内「0 V」的一致性。信号源和信号接收器距离越远,他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与「地」的精确值无关,而在某一范围内便可。

差分信号的第二个主要好处是,它对外部电磁干扰(EMI)是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外,差分信号比单端信号生成的EMI还要少。

差分信号提供的第三个好处是,在一个单电源系统,能够从容精确地处理「双极信号」。为了处理单端,单电源系统的双极信号,我们必须在地和电源干线之间某任意电压处(通常是中点)建立一个虚地。用高于虚地的电压来表示正极信号,低于虚地的电压来表示负极信号。接下来,必须把虚地正确地分布到整个系统里。而对于差分信号,不需要这样一个虚地,这就使我们处理和传播双极信号有一个高真度,而无须依赖虚地的稳定性。

3.3低压的优势

随着集成电路的发展和对更高数据速率的要求,低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗,而且减少了芯片内部的散热,有助于提高集成度。LVDS减少供电电压和逻辑电压摆幅,降低了功耗。

4.小结

LVDS的优势包括

  • 通信速度高达1 Gbps或以上
  • 电磁辐射更低
  • 抗扰度更高
  • 低功耗工作
  • 共模范围允许高达±1V的接地失调差额

四、技术扩展

1.LVDS的传输距离传输距离

LVDS传输距离均受两个主要因素的影响:传输介质和数据速率。关于给定传输距离是否切合实际的标准决定于接收节点观察到多大的抖动。这与应用环境有关;有些应用环境需要5%或更低的抖动,有些则容许高达20%的抖动。

PCB走线通常允许大约几十厘米的传输距离,双绞线电缆用于LVDS时允许大约几米的传输距离不同规格的PCB构造或电缆类型会对信号造成不同影响,进而影响最大传输距离。更高的数据速率会极大地限制传输距离; 1 Gbps下的LVDS或许只能通过1米的优质电缆进行传输(可能还需要额外的信号调理),但是在100 Mbps条件下传输距离可能达到10米 (具体取决于电缆类型)。下图提供了部分应用环境下典型的LVDS和M-LVDS数据速率及电缆长度组合指示。

7a35cc6684f4dfbcd112290559a4919c.png

部分典型LVDS和M-LVDS应用中的电缆长度(双绞线)与数据速率

2.端接和PCB布局

无论是使用电缆还是PCB走线,都应该结合传输线路理论对高速通信链路进行考虑。 LVDS高数据速率需要快速上升时间,这意味着,随着信号从驱动器一直传播到总线端部,阻抗不连续和通信链路的端部会显著影响传输信号。为避免信号降级,需要沿着通信介质控制阻抗,并保证合适的端接。

端接电阻应该与通信介质的阻抗匹配;对于LVDS,这通常为100 Ω。对于简单的点到点链路,只需要端接距离驱动器最远的总线端部,如图14所示。对于多分支总线,如果驱动器在总线的一端,则可采用相同的端接方法。否则需要端接总线的两端。

eb96241a6d6c352222422d977ab97e2d.png

3.M-LVDS

面向多点低电压差分信号(M-LVDS)的标准TIA/EIA-899将LVDS延伸到用于解决多点应用中的问题。相对于TIA/EIA-485 (RS-485)或控制器局域网(CAN),M-LVDS能够以更低的功耗实现更高速度的通信链路。M-LVDS往往允许几十米的传输距离。

M-LVDS相对于LVDS的额外特性包括

  • 驱动器输出强度更高
  • 跃迁时间可控
  • 共模范围更广
  • 面向总线空闲条件提供故障安全接收器选项

4.其他差分技术

下图列举了几种常用通信协议的速率和通信距离对比

951c0281eab2171fc699708e5c90d2e3.png

五、延伸参考资料

IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI)​standards.ieee.org
07471ad5f57ada56ff6a8a1f2a282b08.png
https://www.ti.com/lit/an/slla038b/slla038b.pdf​www.ti.com

《LVDS 用户手册》

http://www.ti.com/lit/ug/snla187/snla187.pdf​www.ti.com

ADI的《LVDS和M-LVDS电路实施指南》

https://www.analog.com/media/cn/technical-documentation/application-notes/AN-1177_cn.pdf​www.analog.com

笔记参考链接:

LVDS - 低压差分信号必知必会​www.mr-wu.cn
188ce047eda2c2b01625c5a0a2ba43d5.png
https://www.thine.co.jp/zh_cn/contents/articles_detail/serdes-lvds.html​www.thine.co.jp 高速数字逻辑电平(8)之LVDS差分信号深度详解 - 阳光&技术 - 博客园​www.cnblogs.com
f80c4ca98588a904fbdefe735e7084ff.png

后记:

下雨天,喝着普洱,码着字,感觉还是不错的。只是最近滥竽充数的有点多哈,各位见谅!

如果有大佬资金充裕,不妨打个赏钱,让我别再喝50块的普洱了!

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值