瑞丽噪声与信噪比的关系_高性能转换器的一些重要指标及关系

硬禾实战营两个项目组都在使用高速ADC进行数据的采集，我们比较关注的高速ADC的两个重要指标就是ADC的时间量化精度 - 采样率(sps)和ADC的幅度量化精度 - 位数(bits)。很多人认为这两个指标的精度越高性能会越好，其实未必，因为我们电路板上的现实和理论推算的理想化场景是有偏差的 - 电源的噪声、采样时钟的边沿抖动等都会对系统的性能产生影响，最终的结果就是在某种环境下，再高的精度除了增加系统成本外，带不来任何的性能上的提升。

如何从理论上进行理解？ADI的这篇文章论述的就非常清楚了。建议使用ADC、DAC的工程师都认真阅读一下。

现代 SA R和 ∑-Δ 型模数转换器 (ADC) 的主要优势之一是在设计中考虑了易用性，不仅简化了系统设计人员的工作，而且允许对多代各种应用重复使用单个参考设计。在很多情况下，您可以构建一个参考设计长时间用于不同的应用。精密测量系统的硬件保持不变，而软件实现可适应不同系统的需要。

这就是可重用的美妙之处，但实际生活中没有万事如意。多个应用采用单一设的主要缺点是，您放弃了实现dc、地震、音频和更高带宽应用的绝对最高可能性能所需的自定义和优化。在急于重用和完成设计的过程中，往往会牺牲精确性能。其容易忽略和忽视的一个主要方面是时钟。在本文中，我们将讨论时钟的重要性，并为正确设计高性能转换器提供指导。

ADC基础知识

抖动和信噪比之间的关系

在查阅现有文献时，我们看到了有关ADC性能依赖于抖动参数的大量描述，并且通常此类标题会包含“高速”一词，这不无道理。为了考察抖动和信噪比(SNR)之间的关系，首先来看SNR数值和rms抖动之间的关系。

如果抖动是系统中的主要噪声源，则此关系简化为：

如果有不同的噪声源，则需要使用等式2来计算组合SNR：

其中：

e_v 是简化的电压噪声rms

δt_RMS 是以各种来源的rms总和估算的总rms抖动：

求和对不相关噪声源有效。利用等式2，可得到基于热噪声(e2v)和抖动噪声的SNR。抖动对SNR的影响取决于输入频(f_IN)。这表示在较高的频率下，SNR主要由抖动定义。图1所示是根据等式1和等式2得到的受抖动影响的理想和实际ADC的曲线。图1中的曲线在高速ADC数据手册中很常见，但通常在MHz范围开始。对于精密ADC，我们将进一步在kHz范围内展示相同的依赖关系。我们使SNR超过108dB(参见图1)，精密ADC现在能够做到这一点。这正是AD7768-1的用武之地。

图1. 不同抖动水平下 SNR 和 fIN的关系。

查看图1中的曲线，可以看到仅当σt_RMS超过300ps时，AD7768-1转换1kHz信号(灰色线)才会受到时钟抖动的影响。我们可以调整变量并显示特定ENOB和f_IN的抖动要求：

图2. 在转换器不同ENOB下最大允许抖动和fIN的关系。

目前高精度转换器的目标抖动使得设计人员不能选择使用通用振荡器(如555定时器振荡器)或许多微控制器或基于FPGA的时钟发生器。我们只能选择晶体(XTAL)和锁相环(PLL)振荡器。新型MEMS振荡器技术也会适用。

过采样技术在这里有用吗？

在等式1和等式2中可以观察到重要的一点，抖动对采样频率没有明显的依赖关系。这意味着，很难通过过采样技术(平面或噪声整形)来减少抖动的影响。过采样在高精度系统中很常见，但在对抗抖动噪声方面几乎没有什么作用。与采样频率的关系见等式4