四位先行进位电路逻辑表达式_四位超前进位加法器的设计

1

1.

课程设计名称

四位超前进位加法器

2.

课程设计内容

设计一个四位加法器，要求要有超前进位，减小输出的延迟，采用

0.13um

工艺设计

。

3.

课程设计目的

训练学生综合运用学过的数字集成电路的基本知识，独立设计相对复杂的数字

集成电路的能力。

4.

课程设计要求

4.1

、按设计指导书中要求的格式书写，所有的内容一律打印；

4.2

、报告内容包括设计过程、仿真的

HSPICE

网表，软件仿真的结果及分析、延时的

手工计算；

4.3

、要有整体电路原理图，仿真的波形图；

4.4

、软件仿真必须要有必要的说明；要给出各个输入信号的具体波形和输出信号的测

试结果。

4.5

、写出对应的

HSPICE

设计网表，网表仿真结果符合设计要求。把仿真图形附在报

告上。

4.6

、

设输入端的电容为

C

inv

，

输出端的负载电容为

5000C

inv

，

从输入到输出任意找一通

路，

优化通路延时，

手工计算确定通路中每个门对应的晶体管的尺寸。

每组三个同学选择不

能为同一通路。此部分的计算参数可采用书中第六章的参数。

4.7

、各种器件的具体结构可参考阎石的《数字电子技术基础》一书。不允许有完全一

样的报告，对于报告完全相同者，记为不及格。

5.

使用软件

软件为

HSPICE

和

COSMOS-SCOPE

。

6.

课程设计原理