Verilog使用相对路径时应注意的问题

最新推荐文章于 2024-05-12 10:12:49 发布
最新推荐文章于 2024-05-12 10:12:49 发布
阅读量5k 收藏 6
点赞数
原文链接：http://www.cnblogs.com/undermyownmoon/p/10442780.html
版权

在Quartus编译环境下，使用include, fopen等文件操作指令时，会涉及到文件路径问题。

以 E:\quartus_project\sd_card_controller\rtl\sd_wb_driver\sd_defines.vh 参数定义文件为例，

 

       1. 使用绝对路径，可用以下写法，需要注意：verilog路径符为斜杠“/”，而windows资源管理器的路径符为反斜杠“\”。

       `include "E:/quartus_project/sd_card_controller/rtl/sd_wb_driver/sd_defines.vh

      

       2. 使用相对路径时，以工程路径为参考，这里工程路径为 E:\quartus_project\sd_card_controller ，此时相对路径可以有两种写法：

       `include "rtl/sd_wb_driver/sd_defines.vh"  或者

       `include "../rtl/sd_wb_driver/sd_defines.vh"

 

在ModelSim的编译环境下，绝对路径的使用方式和Quartus相同，但是相对路径的定义和Quartus就有一些差别。

以fopen函数为例

       1. 当用右侧语句读取sd_model.log文件时：sdModel_file_desc = $fopen("log/sd_model.log

最低0.47元/天 解锁文章
weixin_33980459
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
（8）Verilog include 头文件使用路径（FPGA不积跬步101）
m0_46498597的博客
06-10 1万+
名言：相信自己，心有多大，舞台就有多大！ 1 问题描述 在Quartus、ISE、vivado等开发工具下，使用include头文件时，会涉及到文件路径问题。如果不添加文件路径，编译时会报错误。 2 解决方案 方案1：添加include头文件路径（绝对路径或相对路径），可以解决编译报错问题。 方案2：把include头文件和verilog文件放在同一个文件夹下，可以解决编译报错问题。 3 文件路径添加方法 以E:\top\led\src\include\timescale.v为例。 绝对路径
Vivado Synthesis中如何为Verilog代码中的“include file”设置路径？
zhangduojia的博客
06-14 6333
地址：http://xilinx.eetrend.com/blog/10539
Verilog 的`include用法详解
08-04
最近在看彬哥的程序，看到彬哥把`include用的很酷，还有看xzy610030。博客说道，华为FPGA面试居然也问道了`include的用法，这里就总结一下。引用彬哥的一句话，不总结的人生等于白活～～
vivado仿真readmemb函数相对路径
最新发布
刚入门的coder
05-12 271
如果用的是modelsim仿真器那么路径就是modelsim，用的。所以从tb_prj.do到tb_prj_mem.txt的路径应该是。的时候，不想使用绝对路径，那么可以使用相对路径来寻找文件。目前常用的vivado工程的结构如下所示。文件和新建的txt文件都会放在。来访问当前文件的上一级路径。，就可以看到当前工作路径是。这个路径下面，但是我们在。
verilog 相对路径与绝对路径
扣脑壳的FPGAer的博客
10-20 3128
在编写FPGA工程的时候，往往会用到相对路径和绝对路径，例如工程中调用常用来包含宏定义和parameter的.vh文件、仿真工程中调用.txt文件、do脚本中vlog相关.v文件等，均需要用到路径包含内容
Verilog观测信号
zhangfangyuan2010的博客
09-14 556
标题1 Verilog观测信号 重要信号可读 ① 所有状态机状态current_state可读 ② 关键信号可读，例如：流控，反压等(_fc,_rdy)，fifo 满空信号，此类重要信号不仅要可读，还需要判断这个信号是否长期处于这类状态，要有计数，并且可读清零。 ③ Fifo 实时深度可读 ④ 尽量多添加中断信号，将更多的信号接入中断处理模块 2 常见的统计计数 1）输入数据和输出数据的统计：输入多少有效数据，输出多少有效数据 2）各种类型的数据统计：MAC模块处理的各类型包有多少，64字节的包、大于64字
Verilog中inout的使用
08-10
这两天在做verilog的ds1302，ds1302中有一个端口是输入/输出管教。即这个管教即是输出，同时也可以当输入。在verilog中有一个特殊的端口与之对应，就是inout。
Verilog inout 双向口使用和仿真-综合文档
05-14
Verilog inout 双向口使用和仿真
Verilog HDL使用中该注意的问题及一些模块代码1
08-03
1、 假设有三个模块top（顶层模块）, bottom1（底层模块）, bottom2（底层模 2、在Verilog HDL中，调用底层模块的语法结构为： 3、
ADS中如何使用veriloga.pdf
04-14
Verilog-A是最经常使用的集成电路行为级语言，并且由于其可以与Cadence和ADS兼容而被广泛应用。 本文详细介绍了ADS中如何使用Verilog-A语言和建立的电路模型，如何与实际电路进行混合仿真。此外，还具体举例说明了...
Verilog HDL使用中该注意的问题及一些模块代码.zip_MIPS verilog_Verilog vivado_Viva
09-23
cpu仿真，提供vivado上的cpu仿真生成文件
Verilog的系统任务----$readmemh和$readmemb
孤独的单刀
07-12 1万+
你会使用系统函数$readmemh和$readmemb吗？
【system verilog】`include "filepath"时，并不是相对当前目录查找
moon9999的博客
05-10 5056
前言 `include “filepath”是我们常用的组织编译文件的形式，然而我最近才知道，这里面的filepath并非相对当前路径，或者说即使你在vim中能够gf打开文件，编译文件时候也不一定能编译到。 `include "filepath" 针对常用的`include "filepath"，按照惯例看一下IEEE标准中的解释： 上百度翻译：当文件名用双引号括起来时（“文件名”），对于相对路径，编译器的搜索当前工作目录和用户指定的位置（可选）。 那么也就是说，文件中`include "相对
verilog中函数用法
qq_37960317的博客
04-09 1360
verilog中函数用法读写文件常用1.1打开文件1.2读写文件2执行系统命令 读写文件常用 1.1打开文件 $fopen打开文件，用法如下： 1. $fopen("<文件名>")； 2. <句柄>=$fopen(“<文件名>”)； 用法1自然无须多解释，对于用法2，句柄就是任务$fopen返回的多通道描述符，默认为32位，最低位（第0位）默认被设置1，默认开放标准输出通道，即transcript窗口。 注意：用fopen打开文件会将原来的文件清空，若要读数据就用fop
verilog和modelsim学习
admiraion123的博客
10-14 1422
1，`timescale (time unit)/(time precision)，该语言是用于仿真文件中指定时间单位和时间精度的，时间单位、精度的可以是1、10、100这三种整数，后面的单位可以是s、ms、us、ns、ps、fs，时间精度必须小于等于时间单位。仿真最终的时间计算是nx时间单位，然后按精度四舍五入得到的。需要注意的是同一个仿真工程里，有多个文件使用timescale，精度会按照最小...
Verilog `include语句
qq_37858023的博客
05-12 1万+
目录一、`include定义二、`include使用方法1.`include "绝对路径"2.`include "相对路径"3.`include "文件名"4.`include "XX"后续不需要加上";"5.`include 多个文件6.`include 优先级问题 一、`include定义 可以使用这个语句进行文件包含，一般在被包含的文件里定义一些常用的task和`define方便后续的使用 二、`include使用方法 1.`include “绝对路径” 这样写是万无一失的，但是会相对比较麻烦 2.
Modelsim仿真过程（完整版）
热门推荐
sunlinyi66的专栏
11-19 6万+
Modelsim仿真没有想象的那么难，只是我一直不愿意接触而已。我原先都是调C语言程序，没有注意到仿真的重要性，在FPGA上面，仿真占了很大的一部分，而Modelsim就显得很重要了。然后，我就开始学习modelsim,但是，那都是用quartus进行直接调用的，对modelsim的整个操作流程还是不了解。现在我是使用modelsim直接调用编写的程序。 Modelsim也可以编译verilog
verilog中文件的读写操作
keilzc的博客
11-17 8997
———————————————— 版权声明：本文为CSDN博主「FPGADesigner」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/fpgadesigner/article/details/80470972 版权声明：本文为CSDN博主「muyiwushui」的原创文章，遵循 CC 4.0 BY-S...
Verilog文件的读取(fscanf)和写入(fwrite)方法
re_call的博客
05-15 2万+
在写testbench时，经常会用到文件的读取，下面示例了文件读取和写入的方法： 文件读取 图中第一行定义一个文件句柄。由于打开的文件中一行中有两个10bit的十进制数据，所以定义了2个reg变量。 第6行到12行就是文件的读取过程。 使用的系统函数$fopen打开文件； 使用$feof判断文件是否读完； 使用$fscanf读取文件内容。 在实际验证中，仿真一段时间后，仿真会结束，注意在仿真结束时，要使用$fclose(dti_fid)关闭文件。 文件写入 ...
verilog相对路径
09-14
Verilog中的相对路径指的是相对于当前...请注意，相对路径是相对于当前文件所在的位置，因此在不同的文件夹中使用相对路径可能会导致引用失败。确保文件的位置结构正确，并根据需要使用适当的相对路径引用其他文件。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值