CPLD/FPGA基础知识（三）——IO电平兼容

最新推荐文章于 2023-12-02 14:56:37 发布

weixin_34074740

最新推荐文章于 2023-12-02 14:56:37 发布

阅读量1.5k

点赞数 1

本文介绍了FPGA的I/O电平兼容原则，包括I/O单元和I/O BANK的概念。内容强调了VCCO（端口电压）和VREF（参考电压）在确定IO标准中的作用。每个BANK只能有一个VCCO，不同BANK可支持不同电平。GTL、GTL+、LVTTL、LVCMOS、PCI等标准的电平兼容性进行了说明。

摘要由CSDN通过智能技术生成

8. PLD/FPGA IO电平兼容原则

l I/O单元：是芯片与外界电路的接口部分，需要完成不同电气特性下对输入/输出信号的驱动与匹配要求。

l I/O BANK：FPGA的IO被划分为若干个bank，每个BANK都有VCCO和VREF。

l IO标准：根据外部器件需求，选择IO标准。IO标准由VCCO或者/和VREF确定，通过软件配置。

l VCCO：端口电压，电平标准，同一个VCCO下可兼容不同的IO标准。

l VREF：参考电压，给部分输入标准提供参考电压。

故每个BANK只能有一个VCCO，同一个VCCO下的标准可以不同。不同BANK 可支持不同的VCCO。这就是电平兼容。电平兼容如下：

VCCO	Compatible Standards
3.3V	PCI,LVTTL,SSTL3 I,SSTL3II,CTT,AGP,LVPECL,GTL,GTL+
2.5V<

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_34074740

关注关注

1
点赞
踩
10

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑

FPGA_Designer

04-18

2214

Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V，可以实现高性能，HR IO接口电压范围为1.2V~3.3V。当HR Bank与2.5V或者3.3V外设互联时，需要考虑接口电平的兼容性。根据性能需求、功能和信号类型（输入、输出或双向），有不同的接口设计选项。本应用说明探讨诸如添加电阻器、场效应晶体管（FET）开关、电平转换器甚至其他Xilinx FPGA等选项。

FPGA基础知识记录

u011393762的博客

11-15

2289

一、高速接口8B/10B的作用？在数字通信中编码和加扰的作用是不同的。编码通常有信源编码和信道编码，8b/10b是信道编码,信道编码的作用是通过增加冗余（此外冗余为2b）以提高数据传输的可靠性。加扰的作用可以从物理实现方面说明.在发送信号中加入扰码,目的是避免出现连0或1,便于接收机从接收信号中提取定时时钟。二、两个触发器做建立保持时间分析模型中，涉及到那些参数？ Tclk2q：第一个寄存器时钟CLK到Q端的延时（个人理解类似于Tco） Tcomb：组合路径和布线延迟。 Ts...

参与评论您还未登录，请先登录后发表或查看评论

学习日志之electronic（4）——CPLD

zch951127的博客

03-07

357

CPLD的产生是为了解决在实际用途中接口不够用的问题。在前文中macroblock是由macrocell组成的，但是macrocell只有一个输出，在macroblock中虽然包括了很多个macrocell但是一般而言考虑到其寄生电容所以包括的macrocell不会太多，总而言之就是不能满足复杂电路的设计需求。所以为了解决这个问题我们可以将多个macroblock用可编程总线集合成一个更大的单元，...

Altera FPGA IO电平怎么设置？

08-04

最近上班，一个小项目用到fpga去做oled的驱动，主要是非标准的驱动，所以采用fpga去做。驱动当然没问题。遇到1个问题是IO电平的问题。因为后面oled驱动需要用1.8V 逻辑电平去驱动。为此需要改变默认的IO电平3.3V。查找资料与问各位大神。得出解决的方法是这样的。

FPGA中IO电平标准

weixin_61388604的博客

08-29

6121

LVCMOS标准定义了不同电压电平的分类，如LVCMOS18（1.8V逻辑电平）、LVCMOS25（2.5V逻辑电平）和LVCMOS33（3.3V逻辑电平）等。FPGA（现场可编程门阵列）的IO电平标准涉及到其输入和输出引脚的电压电平范围，以确保与其他器件和系统的互操作性。：类似于LVCMOS，LVTTL也是一种用于逻辑信号传输的标准，通常在较低的电压范围内操作。：这是一种较早的逻辑电平标准，通常在3.3V电压范围内工作。

FPGA上电后IO默认状态

u011169011的博客

05-23

1万+

问题来源:fpga配置时的管脚状态关于这个问题，好像网络上面有很多人问，但是eetop这个话题不多。大多数的回答是：配置的时候所有的管脚默认是Z态。这个说法到底对不对呢？下面我谈谈自己使用的几款新品的情况。项目背景：开关信号发射机。初始状态要求IO信号都是低电平，来自控制DSP的发射控制信号触发IO开关信号的产生。上电的时候不能有高电平，否则引起发射机状态不稳，会产生问题。（1）VirtexII1000 设作IO的信号在上电配置的过程中用示波器测量时高电平，大约在90ms左右，和配置时间基本一致.

CPLD或FPGA组合逻辑实现IO管脚扩展

最新发布

hkdtao的专栏

12-02

779

CPLD FPGA 接口扩展数字IO 矩阵

一种电平转换的方法，使用CPLD

weixin_30532369的博客

07-23

808

参考应用笔记 http://www.doc88.com/p-0197252336968.html 前言在原理图设计初期，可能涉及到引脚电平的转换操作，比如主FPGA的某BANK电平为1.5V，但外围芯片的引脚操作电平为1.8V。则需要使用电平转换芯片。我们都知道CPLD或者FPGA，一般多BANK间的电平不一样，那么这个功能就跟电平转换芯片的工程类似了。 CPLD相较于电平转换芯...

FPGA的基本架构、IO命名方式和作用

u011995183的博客

02-04

3555

今天想和大家一起聊聊FPGA的 IO。先说说我当年入门的经历吧。国内的大学有 FPGA 开发条件的实验室并不太多，当年大学的那帮同学有的做ARM，有的做linux，很少有人做 FPGA，当时学 FPGA 仅仅是由于非常渴望的好奇心。所以，在淘宝买了一块开发板，就开始了自己的 FPGA 之路。大部分开发板的内容主要是教学员怎么样写Verilog代码，很少会对 FPGA 的芯片架构做详细的说明和解读，所以当年面试的时候就碰到了一个很尴尬的事情，面试官第一个问题问的就是：用的是哪颗 FPGA，内核...

CPLD的管脚配置

weixin_40785694的博客

06-12

3669

CPLD的管脚配置在UCF文件中

CPLD 闲置引脚配置以及引脚的第二功能设置

malcolm_110的博客

11-25

4441

欢迎乐于分享的工程师加入我的电子设计开发交流QQ群：552564745 闲置引脚配置在CPLD做辅助功能的系统里，CPLD中那些没有使用到的引脚一定要记得设置为一个固定状态，否则的话可能给主系统引入很大的不确定性。有时候由于设计初期的疏忽，后期调试时，为了排查某个问题可能会出现方向偏差，浪费很多调试时间。甚至有些情况下，CPLD引脚电平混乱会导致主系统启动失败，这时候调试起来更加费力。所以对于...

FPGA中的I/O电平研究

No detail can be too detailed

10-22

3690

存储

FPGA选型--电源设计（详细讲解了电源设计过程）

医疗电子的博客

02-14

3460

主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。和前几代FPGA产品不同的是，7系列FPGA采用的是统一的28nm设计架构，客户在不同子系列的使用方式上是统一的，消除了不同子系列切换使用带来的不便。时间：2015年11月特点：其价格是最低的、实际功耗是最低的、拥有最小的封装尺寸，当然其设计难度是最低的，在一些低端应用场景中中极为合适。相比较于Spartan7系列增加了DSP功能和串行收发器，当然其逻辑容量也更大，在一些逻辑

FPGA：什么是IO单元、IO标准、Bank、VCCO、VREF

m0_46830519的博客

06-07

5205

bank

关于FPGA的三种电源需求浅析

jk_101的博客

09-17

1741

对于这个电源来说，负载时一个高度容性阻抗，对电源的瞬态响应要求很高，而且由于驱动电压低工作电流大，对PCB的布线电阻非常敏感，需要特别注意走线宽度，尽可能减少布线电阻带来的损耗。例如1.2，1.5，1.8，2.5，3.0，3.3。即使没有PLL，也必须要上电。模拟类的组件对电源的电源抑制比（PSRR）也就是电源噪声，或者说电源纹波非常敏感，所以通常会用一个独立的供电电源。这个电源的电流需求一般都不大，但对电源的噪声容忍度很低。VCC_CLKIN：支持1.2，1.5，1.8，2.5，3.0，3.3。

FPGA上电后IO的默认状态