FPGA中的I/O电平研究

fpga的I/O可以配置成匹配各种标准的电平，为此需要来梳理一下常用的电平标准（一些概念来源于网络）。

一 TTL

     TTL 集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate），TTL 大部分都采用 5V 电源。
            1.输出高电平 Uoh 和输出低电平 Uol
                     Uoh≥2.4V,Uol≤0.4V 
             2.输入高电平和输入低电平
                    Uih≥2.0V，Uil≤0.8V

二．CMOS
      CMOS 电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。CMOS 电路的优点是噪声容限较宽，静态功耗很小。
      1.输出高电平 Uoh 和输出低电平 Uol
           Uoh≈VCC，Uol≈GND
      2.输入高电平 Uoh 和输入低电平 Uol
           Uih≥0.7VCC,Uil≤0.2VCC （VCC 为电源电压，GND 为地）
从上面可以看出: 在同样 5V 电源电压情况下，COMS 电路可以直接驱动 TTL，因为 CMOS的输出高电平大于 2.0V,输出低电平小于 0.8V；而 TTL 电路则不能直接驱动 CMOS电路，TTL 的输出高电平为大于 2.4V，如果落在 2.4V～3.5V 之间，则 CMOS 电路就不能检测到高电平，低电平小于 0.4V 满足要求，所以在 TTL 电路驱动 COMS
电路时需要加上拉电阻。如果出现不同电压电源的情况，也可以通过上面的方法进行判断。 如果电路中出现 3.3V 的 COMS 电路去驱动 5V CMOS 电路的情况，如 3.3V单片机去驱动 74HC,这种情况有以下几种方法解决，最简单的就是直接将 74HC换成 74HCT（74 系列的输入输出在下面有介绍）的芯片，因为 3.3V CMOS 可以直接驱动 5V 的TTL 电路；或者加电压转换芯片；还有就是把单片机的 I/O 口设为开漏，然后加上拉电阻到 5V，这种情况下得根据实际情况调整电阻的大小，以保证信号的上升沿时间。

三 RS232

       RS-323C标准对逻辑电平的定义。对于数据（信息码）：逻辑“1”（传号）的电平低于-3V，逻辑“0”（空号）的电平高于+3V；对于控制信号；接通状态（ON）即信号有效的电平高于+3V，断开状态(OFF)即信号无效的电平低于-3V，也就是当传输电平的绝对值大于3V时，电路可以有效地检查出来，介于-3～+3V之间的电压无意义，低于-15V或高于+15V的电压也认为无意义，因此，实际工作时，应保证电平在±(3～15)V之间。

 

还有一些LVTTL就是在TLL基础上将VCC降低，以达到降低功耗等目的。