超前进位加法器实验报告_杭电计组实验2-超前进位加法器设计实验 -

实验报告

2018 年 5 月 5 日 成绩： 姓名 专业 任课老师 实验序号 实验时间 阳光男 学号 16041321 课程名称 张翔老师 班级 16052317 计算机科学与技术 张翔老师 2 2018/5/5 指导老师 实验名称 实验地点 《计算机组成原理与系统结构试验》 机位号 默认 《实验二 超前进位加法器设计实验》 1教211 实验设备号 个人电脑+nexy3开发板 一、实验程序源代码 1.一位全加器模块代码： module First_M(A,B,Ci,F,Co); input A,B,Ci; output F,Co; wire A,B,Ci,F,Co; wire S1,S2,S3; xor XU1(F,A,B,Ci), XU2(S1,A,B); and AU1(S2,A,B), AU2(S3,S1,Ci); or OU1(Co,S2,S3); endmodule 2.超前进位电路模块代码： module chaoqian(C,G,P,Ci); output[4:1] C; input[3:0] G,P; input Ci; wire[4:1] C; wire[3:0] G,P; assign C[1]=G[0]|(P[0]&Ci); assign C[2]=G[1]|(P[1]&G[0])|(P[1]&P[0]&Ci); assign C[3]=G[2]|(P[2]&G[1])|(P[2]&P[1]&G[0])|(P[2]&P[1]&P[0]&Ci); assign C[4]=G[3]|(P[3]&G[2])|(P[3]&P[2]&G[1])|(P[3]&P[2]&P[1]&G[0])|(P[3]&P[2]&P[1]&P[0]&Ci); endmodule 3.超前进位加法器(顶层电路模块)代码： module top(A,B,Ci,F,Co); input[3:0] A,B; input Ci; output[