数字电路中门控时钟的使用

1、门控时钟的目的？

       为了减少时钟的无效翻转，从而可以降低整个系统的动态功耗。

 

2、门控时钟一般怎么实现？

      2.1 下面是一般的实现思维，系统时钟和使能信号进行与逻辑。

但是这样的逻辑，在设计的时候容易产生毛刺。一般不使用。

 

 

     

   2.2

       通常是在时钟树上插入门控单元。经典的结构是这样的：对于上升沿有效的系统时钟clk，他的下降沿先把门控使能信号打一拍，然后再用这个使能信号和系统时钟clk相与后作为后续电路的门控时钟。 

       

       这样的门控时钟电路很好的解决了组合逻辑常见的一些问题。它避免了毛刺的出现，同时也有效的抑制了亚稳态可能带来的危害。但是从另一个方面来说，如果这个设计的系统时钟占空比不是很稳定，或者输出的使能信号(enable)与时钟信号(clk)的逻辑过于复杂，那么它也会带来一些功能和时序上的问题。

 

    但是从另一个方面来说，如果这个设计的系统时钟占空比不是很稳定，或者输出的使能信号(enable)与时钟信号(clk)的逻辑过于复杂，那么它也会带来一些功能和时序上的问题。

    可以看到，该电路图仿真波形如下，不产生glich.

  如有问题，欢迎留言。

 

 

转载于:https://www.cnblogs.com/Jzeng666/p/8276739.html