本文详细解释了数字电路中的关键概念：建立时间、保持时间、传播延时和组合逻辑延时。建立时间是指数据需要在时钟上升沿之前稳定的时间，保持时间则是数据在时钟上升沿之后需要保持稳定的时间。传播延时是指信号从器件输入到输出所需的时间，而组合逻辑延时特指在两级寄存器间的数据传递延迟。通过具体的主从式上升沿触发寄存器实例，阐述了这些延时的实际计算方式。
建立时间是指触发器的时钟信号上升沿到来之前，数据稳定不变的时间。
输入信号应该提前时钟上升沿（如上升沿有效）Tsu 时间到达芯片，这个 Tsu 就是建立时间。如果不满足建立时间要求，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器，或者说，该数据就会被永久“跳过”而未被“采样”。如果数据信号在时钟沿触发前的持续时间超过了建立时间，那么这个时间间隔就叫做建立时间裕量。举个例子：坐火车时需要提前到站检票安检，而不是一到火车站就可以乘坐。必须的提前到站的时间就是建立时间。
保持时间是指触发器的时钟信号上升沿到来之后，数据稳定不变的时间。
如果数据信号在时钟沿触发后的持续时间超过了保持时间 Th，那么这个时间间隔就叫做保持时间裕量。
总结：建立时间和保持时间这两个时序参数是测试芯片对输入信号和时钟信号之间的时间要求，也就是它们表征了时钟边沿触发前后数据需要在锁存器的输入持续时间，是芯片本身的特性。
传播延时：是指一个数字信号从器件（一般是 DFF，符号表示为 Tcq）的输入端到输出端所需的时间。一般在 FPGA 中是指时钟上升
最低0.47元/天 解锁文章
扫一扫
2514
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
