io vivado 怎么查看ps_项目实际应用PS端读写PL端

最新推荐文章于 2023-04-28 09:58:13 发布
最新推荐文章于 2023-04-28 09:58:13 发布
阅读量569 收藏 1
点赞数
文章标签： io vivado 怎么查看ps
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_35224065/article/details/112220880
版权

OPENNING

IC风暴-记录点滴

6eacf55794dc32fddf756bd22a01056e.gif d7da8a9fb1397a38fddf40ff4f44c028.gif 8f2e47b489f6e1556b5f4eabb57676e5.gif c427a57ead5111eb095e12c3034714ab.png beba99e482af4468babe9efe4da6a9a7.png

点击上方 蓝字 关注我们

PL端定制外设

引言 

    项目需要实现数据从XCKU115传输给XC7Z030之后，位于XC7Z030的PL端(可编程逻辑端)的数据寄存器,需要PS端(处理系统，即双核ARM)通过AXI-Lite总线实现读取PL端的寄存器内容。    

    该部分的开发思路基于板载XC7Z030与XCKU115之间通过若干组GPIO进行了互联，项目需要传输的数据量并不大，单次数据传输量为80bit的幅度值、13bit的距离单元结果。80+13=93bit，为方便按96bit处理。板载资源ZC702与KU115之间50路GPIO互联。

生成AXI4外设操作流程

数据通过GPIO连线进入XC7Z030后，位于PL端的特殊结果寄存器中，实现硬件定制外设之后PS端就可以读取特殊寄存器中的结果了。硬件定制AXI外设流程如下：

  • 点击Tools选择Create and Package New IP...

d5f05921bb2a7336605b1fefd7372341.png

  • 然后点击Next

d5d1066043ce7609d98d0dd44a7732b8.png

  • 勾选Create AXI4 Peripheral并点击下一步

a403531f17065f102ca626dc49e4da36.png

  • 输入要创建的IP名称，此处比如命名为rsp_test并点击下一步

最低0.47元/天 解锁文章
外星人脑出血
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果...线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。
io vivado 怎么查看ps_基于Vivado的嵌入式开发 ——PS+PL实践
weixin_39785723的博客
12-20 360
基于Vivado的嵌入式开发——PS走起硬件平台：ZedBoard开发工具：Vivado 2014.21、规划废话不多说，依然是流水灯，这次是采用PS+PL实现。功能依旧简单，目标是为了学习IP核的添加方式、熟悉嵌入式系统设计界面、熟悉Vivado下ChipScope的使用方法。1)项目功能：流水灯2)编程语言：C3)设计流程：建立工程à添加ARM内核、GPIO IPà综合、实现、烧写à板级...
vivado学习之PS与PL通信
weiweiliulu的专栏
12-08 2万+
刚开始学习PS与PL通信的时候，总是理解的不透彻，只能跟书上或者网上的教程学习，但是也只是照猫画虎。直到看了这篇博文： http://xilinx.eetop.cn/viewnews-2547 这个说的很好，主要讲PL 和PS之间的通信，但是中间写了很多为什么要这么做。在网上找的很多其他资料根本就没有这方面的介绍 步骤大致如下： 1、创建一个block，加载XML文件。 2、在blo
【二 zedboard】PS和PL之间的交互
xzs520xzs的博客
03-19 7960
PS和PL交互的话采用的是AXI协议，其中又可以分为：AXI-full（完整的AXI协议）、AXI-Stream（流式协议）和AXI-Lite（精简版，一次只能读写一个字，32位的寄存器）。 一、原理说明 1.在PL端创建IP核，用于向PS发送数据。这一过程通过AXI-Lite协议发送数据到GP接口，GP接口将会把数据放到该IP对应的内存中（已经同一编址） 2.在AXI-Lite协议下，与GP接口交互是一个字一个字的读写。 3.然后在PS部分通过ARM核上执行访问内存的C语言代码就可以把他对应的数据拿出来.
学会Zynq（29）SPI协议的理解与初步使用
FPGADesigner的博客
04-01 2万+
本上介绍了Zynq中的SPI控制器。本文再系统总结下对SPI协议的理解，加强对其认识。最后再说明Zynq中如果配置和使用SPI控制器。 SPI协议概述 SPI是串行外设接口（Serial Peripheral Interface）的缩写。标准四根线只使用4根信号线进行通信：MISO（主输入-从输出)、MOSI（主输出-从输入)、时钟SCLK、从机选择信号SS（有时也称为片选信号CS）。 SPI协...
gcc升级后为啥还是旧版本_【新手入门】Vivado工程升级及板级信号调试
weixin_39870155的博客
12-25 1152
ID：网络交换FPGA作者 ：李家俊如何使用新版本的vivado去打开旧版本的vivado工程李家俊同学给大家介绍了一下如何使用新版本的vivado去打开旧版本的vivado工程。对于旧版本的vivado工程或者是ise工程，更新到新版本的vivado环境下有两种方法：1、直接用新版本vivado打开原有工程文件，进行IP核更新；2、拷贝原有工程设计文件、约束文件、IP核文件夹至新建新版...
zynq7000学习(1)——vivado环境下PL配置
weixin_41548983的博客
04-28 1980
PL部分 一、新建工程： 现开发板型号为xc7z100ffg900-2 选择芯片（选择芯片7100的话，就输入xc7z100 后面的-1和-2是速度等级），更改项目名为system。 Create Block Design（创建模块化的设计）——>设置设计名称为system。 这时会出现design窗口和source窗口、画布窗口，source中出现.bd后缀的文件system.bd，这个就是我们创建的block design(bd缩写)。 在画布点击“＋”，选择查找...
ps_ps_test.zip_PS跑马灯_vivado_vivado跑马灯_zybo_zybo vivado
09-21
本项目“ps_ps_test.zip_PS跑马灯_vivado_vivado跑马灯_zybo_zybo vivado”是一个基于Vivado平台的实践教程，主要目标是实现一个跑马灯效果，它将在ZYBO开发板上运行。ZYBO，全称为Zynq-7000 All Programmable SoC ...
pl_read_write_ps_ddr_pl端数据交互_plddr_XILINXFPGA_zynqplps_FPGAAXI总线
09-11
PS 的高效交互是 zynq 7000 soc 开发的重中之重，常常需要将 PL 端的大量数据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，但是各种协议非常麻烦，灵活性也比较差，直接通过 AXI 总线来读写 PS 端 ...
mem_wr.rar_mem pa_ps_vivado_zedboard_zynq
09-14
标题“mem_wr.rar_mem pa_ps_vivado_zedboard_zynq”暗示了这是一个关于使用Vivado在Zynq Zedboard平台上进行内存（DDR3）读写操作的项目。描述进一步证实了这一点，提到的是通过ZYNQ的处理系统（PS）部分与DDR3内存...
vivado_18.3_AR71948_patch
08-07
这个"vivado_18.3_AR71948_patch"是针对Vivado 18.3版本的一个特定补丁，旨在解决或改进AR71948问题。AR71948可能是一个已知的问题编号，通常与软件的某个功能、性能或兼容性有关。 Vivado 18.3是2018年发布的第三...
SoC第一讲——Vivado的Block Design 的使用
热门推荐
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
07-31 3万+
SoC第一课——Vivado的Block Design 的使用 前言 近期刚接触SoC的学习，通过Xilinx的Vivado软件和ZYNQ系列的器件芯片学习SOC，特此在学习的过程中做些总结，以帮助自己能有收获。 一、ZYNQ的架构 二、I/O 的架构 三、BOOT的具体流程 四、Block Design （BD）的工程的搭建 五、软核、硬核的区别
PYNQ_Z2从vivado到SDK的PS到PL点灯以及固化流程
我的blog屋
11-17 2906
转自：https://blog.csdn.net/qq_42263796/article/details/101828046 1. vivado的安装 不得不说赛灵思vivado安装比较费时，有时候还装不上。比较好的解决办法是找一台网卡比较好的电脑下载安装包。我这里安装的是web design 2019.1。 安装直接去赛灵思官网下载就行。 2. PYNQ_Z2 board file 使用pynq_z2，我们首先要从官网下载boardfile。 https://
Vivado软件PL部分基本操作流程
weixin_41705705的博客
07-10 2269
Vivado软件版本2015.4 1.新建工程     新建工程要选择一个文件夹，里面装载着工程的全部文件，文件路径不能出现中文字符；     一般选择RTL级工程；      模块化的设计方法允许我们调用别的模块文件，可添加文件包括编写FPGA的Sources文件、IP核和管脚配置文件Constraints，不过我们还没设计好，一路点next     选择芯片可以通过"...
ZYNQ开发系列——PS和PL交互之PS端开发
gzy0506的博客
04-05 8160
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 ZYNQ开发系列——PS和PL交互之PS端开发前言函数封装后记 前言 前面《ZYNQ开发系列——使用AXI4LITE接口进行PS和PL交互》我们将PL的AXI4LITE SLAVE模块准备就绪了。这一篇我们将PS端驱动也封装好，后面就能方便的利用函数来进行总线的读写了。 函数封装 之前我们在配置PS的时候总线的地址为： 那怎么对这个地址进行操作呢，应该有个文档。不过我直接在其他函数中找到其方法是最快的，因为我暂时忘了手册标题是什么了，.
io vivado 怎么查看ps_IO 模型知多少
weixin_32821695的博客
12-25 267
socket 编程基础开始之前，我们先来梳理一下，需要提前了解的几个概念：socket: 直译为“插座”，在计算机通信领域，socket 被翻译为“套接字”，它是计算机之间进行通信的一种约定或一种方式。通过 socket 这种约定，一台计算机可以接收其他计算机的数据，也可以向其他计算机发送数据。我们把插头插到插座上就能从电网获得电力供应，同样，应用程序为了与远程计算机进行数据传输，需要连接到因特网...
vld和rdy信号
yaoyurong7784的博客
12-12 2798
vld是新片的数据使能端，写数据的使能端。rdy是下一级的写使能好了好，即下游模块准备好的信号。 FIFO输出端使用时序逻辑，输入端要对其，可以时序，可以组合 modelsim仿真定位技巧：注意test中模块的信号，可以对问题信号逐句对比，没有问题查看实际模块信号，分析原因
ZYNQ PS-PL ILA联调注意事项
伊丽莎白的学习之路
11-01 2041
简单记录联调过程
基于 KU115+MPSOC 的 4 路 3GHz 瞬时带宽数字基带信号合成板（VPX630+FMC131）
F_white的博客
02-20 755
VPX630-1 是一款基于 6U VPX 总线架构的 4 路 3GHz 带宽数字基带信号合成板，该平台采用一片 Xilinx 的 Kintex UltraScale 系列FPGA（XCKU115）作为主处理器，完成复杂的数据采集、回放以及实时信号处理算法。采用一片带有 ARM 内核的高性能嵌入式处理器ZU9EG 作为协处理器来实现通讯和管理功能。 该平台的主处理器 XCKU115 外挂两组 72 位 DDR4 SDRAM，来实现超大容量数据缓存。该平台的协处理器 ZU9EG 的 PL 端支持 2 组 DD
io vivado 怎么查看ps_Vivado关于ILA Free running clock的问题
最新发布
05-27
要查看PS和PL之间的Free running clock的问题，可以使用Vivado中的Integrated Logic Analyzer (ILA)。 以下是一些步骤： 1. 打开Vivado并打开你的工程。 2. 在“Flow Navigator”中选择“Open Elaborated Design”，这将打开一个新的页面，显示你的设计的层次结构。 3. 在设计层次结构中，选择你想要添加ILA的模块。 4. 在“Sources”选项卡中选择“Add Sources”>“Simulation Sources”>“Simulation Constructs”>“ILA”，这将打开“ILA Core Configuration”对话框。 5. 在“ILA Core Configuration”对话框中，选择“Free running clock”选项，然后选择你想要使用的时钟信号。 6. 点击“OK”以关闭对话框并添加ILA。 7. 在设计层次结构中选择刚刚添加的ILA，并在属性面板中配置ILA。 8. 在“Flow Navigator”中选择“Run Simulation”>“Run Behavioral Simulation”以启动仿真。 9. 在仿真中，你可以使用ILA来监视时钟信号并调试任何问题。 希望这些步骤可以帮助你解决问题。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值