计算机组成原理
第六章 中央处理器
6.13 单周期MIPS CPU (1)
第六章 6.13 单周期MIPS CPU (1)
1 MIPS CPU控制器设计
定长指令周期:单周期实现
所有指令均在一个时钟周期内完成, CPI=1
性能取决于最慢的指令,时钟周期过长
变长指令周期:多周期实现
缩短时钟周期,复用器件或数据通路
可支持流水操作,提升性能
第六章 6.13 单周期MIPS CPU (1)
2 MIPS指令格式
6bits 5bits 5bits 5bits 5bits 6bits
R 型指令 OP RS Rt Rd shamt funct
6bits 5bits 5bits 16bits
I 型指令 OP RS Rt 立即数
6bits 26bits
J 型指令 OP 立即数
第六章 6.13 单周期MIPS CPU (1)
3 R型指令格式
6bits 5bits 5bits 5bits 5bits 6bits
R 型指令 OP Rs Rt Rd shamt funct
add $s1,$s2,$s3
0 18 19 17 0 32
sub $s0,$s1,$s2
0 17 18 16 0 34
sll $s0,$s1,2
0 0 17 16 2 0
第六章 6.13 单周期MIPS CPU (1)
4 I型指令格式
6bits 5bits 5bits 16bits
I 型指令 OP RS Rd 立即数
addi $s1,$s2,200
8 18 17 200
lw $s1,300($s2)
35 18 17 300
beq $s1,$s2,400
4 18 17 400
第六章