vivado 验证ddr引脚_vivado下ddr3的读写和测试详解

最近博主在根据例程做ddr3的读写测试，发现根本看不到好吧，虽然之前博主做过SDRAM的读写测试，但是ddr3更加复杂，时序写起来很吃力，所以需要用到vivado下自带的ip核。具体来看下面例化过程：

1.在ip核下搜索mig 双击打开

2.直接next  然后在当前界面修改你的ddr3ip核的名字

这里博主是因为已经例化了ip核，所以名字不能修改，然后next

3.这是要不要兼容芯片，不选，点击next

4.勾选你的存储器类型，我的是ddr3，点击next

5.

这个配置比较多，第一个时钟为ddr3实际工作的时钟，然后选择你的内存型号，数据宽度即可，点击next

6.

然后输入时钟可能需要pll倍频得到，一般是200Mhz，这里注意看下最后一行的用户地址类型，它是由bank+row+column组成的，这个在后面的读写测试会进一步提到。

7.

时钟选择不差分，然后参考时钟为用户时钟。

8.下面就是默认next，然后就是分配管脚了，这个你买的开发板一般都会提高ucf文件，直接复制就行。

然后next，生成。

以上就是ip核的简单例化过程，这个步骤网上有很多类似的，博主就不一一讲解了，把精力放在读写测试这块。

首先来看老三样：ip核用户界面下的控制命令，读和写

这是控制命令，可以让用户来发送读或者写命令，需要注意的事只有当app_rdy和app_en同为高时才有效，命令被发出。这里博主通过ila上电分析发现app_rdy为ip核自己产生的输出信号，但是它并不是一直都是高电平，所以在后续的读写测试时需要判断，至于怎么判断，我们后面代加上电分析。

上面是写命令，可以看到当add_wdf_wren和add_wdf_end同为高时数据才能有效被写进去，同时app_wdf_rdy也要为高。需要注意的一点是，写数据和写命令此时不再有关系，为什么，因为写数据其实是通过fifo缓存，当写命令有效时，由于先进先出的特性会把它所对应数据给写入，当然这个很拗口，下面会给出示例

上面的是读过程，可以看出当读命令发出后需要一个延迟读数据才会有效。

下面来看代码进行讲解：

module mem_burst

#(

parameter MEM_DATA_BITS = 64,

parameter ADDR_BITS = 24

)

(

input rst, /*复位*/

input mem_clk, /*接口时钟*/

input