pcie读写ddr_DDR4读写测试（一）：MIG IP核配置

上回学习了万兆接口，下回打算学习PCIe接口，但如果要是做个加速的玩意儿的话，好像还缺个存东西的地方，那就拿DDR存东西吧。

刚好最近学习了Xilinx家的DDR4控制器IP核，所以来知乎上简单分享一下如何使用这个MIG IP核，按照惯例还是翻译手册，好像又开了个新坑( ﹁ ﹁ ) 。

本系列将分为：MIG IP核配置、连续读写测试、一些问题的解决等等......

本次读写测试中采用：FPGA硬件平台为Xilinx的评估版KCU116，硬件开发平台为XIlinx的Vivado 2018.3。

什么是DDR？

DDR？不就是内存条嘛，去年DDR大降价我花599还买了好几根呢！狗东搜索”DDR“结果

那为什么现在的内存条要叫DDR呢？

DDR(Double Data Rate，双倍数据速率)，一般作为DDR SDRAM(双倍速率同步动态随机存储器)的简称使用，也就是说不是所有的内存条都叫DDR。DDR不过就是一项提高SDRAM性能的一项技术，相较于SDRAM，它可以在一个时钟的上升沿和下降沿都传输数据以实现双倍数据速率，至于DDR是怎么实现双倍数据速率的可以去看看其他文章，这里不再赘述，其实笔者也没搞懂其原理就不好意思丢丑了。

那么我们可以使用DDR来干嘛？

前面说了它就是一个存储器，存储器的作用自然是用来存数据，比如我们需要设计一个什么数据加速引擎的东西，数据量太大一时处理不过来怎么办？

存FIFO？满了溢出导致数据丢失，读了就没了