本文介绍了使用Cadence进行集成电路版图设计的详细步骤，包括建立电路图、画版图、DRC（设计规则检查）和LVS（布局与电路图对比）操作。遵循《集成电路版图设计》一书，利用DRC.rul和LVS.rul规则文件进行检查，并解决设计中出现的错误。
书本：集成电路版图设计（第二版）（主编：陆学斌）
前面配置的步骤不讲。ic616版本
在这里感谢班里的黄大佬和柯大佬指点。下面的操作可以同时参考书本完成。
第一步：建立电路图（书本P82 - P90）
首先在name_project启动终端，输入virt启动cadence。
然后点击file-New-library
然后建立库，这里取名mydesign
然后点击Tools-library manager
然后单击mydesign，点击file-new-cell view
然后创建电路图，这里取名inverter
然后进入画电路界面。画电路按O可以放置元器件。
这里需要注意，书本用的是analoglib的nmos4和pmos4。右侧的Width和Length可以改长宽比。
水平翻转和镜像翻转在下图位置。
Pin在下图位置。
这里设置好pin的输入输出配置。
然后画好电路图。点击w可以连线。vss和vdd都在analoglib里找。例子如下。记得保存。
第二步：画版图。书本P105 - P108
最低0.47元/天 解锁文章
扫一扫
5万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
