本文基于Quartus II Handbook的SDRAM Controller Core部分，探讨了如何估算SDRAM时钟相对于FPGA时钟的相移。通过推导官方公式并结合实际工程参数，验证了估算方法的有效性。估算过程涉及读写延迟、时序分析和 PLL 输出延时等因素，最终通过实例计算得出最佳相移值为1.2005ns，与实际工程中稳定运行的2ns相移值接近。
Quartus II Handbook Version 9.0 Volume 5:Embedded Peripherals》中Section I的1. SDRAM Controller Core部分提出了如何估计SDRAM数据有效信号窗口，并且给出了SDRAM时钟相对于FPGA时钟相移估计公式。
下面先就事论事，对官方给出的这个公式做一些推导说明。(详细的内容请读者参考上面给出的资料，本文重点讨论估算公式。)原文的四个公式如图1和图2所示。
图1
图2
对上述四个公式的推导如图3和图4所示。
图3
图4
最低0.47元/天 解锁文章
628
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
