返回路径平面上的间隙_信号完整性分析

一所要面临的问题

二一些有用的常识

三电感电容及电阻的基础以及要注意的问题

四传输线的问题以及反射等问题

五有损线的损耗

六差分信号和查分对的问题

一所要面临的问题

一单一网络的信号完整性

二两个或多个网络间的串扰

三电源和地分配中的轨道塌陷

四来自整个系统中的电磁干扰和辐射

一个重要的概念

1：带宽的问题(注释2)

对任意一个非理想的方波信号而言(电子系统这种波形非常常见，比如系统的时钟)，该信号均可认为是由同频率的基波信号和高次谐波叠加而成。假设一个1GHz 的时钟它是有1G 的基波加3次谐波再加5次谐波再加7次谐波组成的。那个这个时钟信号的带宽就是7G.如果加到31次谐波了，那么这个信号的带宽就是31G。随着叠加的谐波数越多叠加后的信号就越接近完美的方波。换句话说那就是10%到90%上升时间越小。可见信号的上升时间决定了信号的带宽。 这样确定系统时钟的上升时间就非常重要了。

为什么上升时间会这么重要呢？下面举例说明：

大多数电路板而言会采用FR4板材，FR4板并非理想的无耗板材。损耗的机理有两种第一导体损耗，第二介质损耗。比损耗更为严重的是损耗对不同频率信号的损耗是不同，因为在物理上这涉及到介质充放电过程的快慢以及带来的损耗。对一个4英寸(4000mil)的FR4传输线而言，这样的导线对8GHz的信号损耗达到能量的50%或幅值的70%.试想如果用这样的线去传导一个带宽为9G的1GHz的方波会怎样？结果就是组成这个方波的信号中九次谐波分量被严重损耗，而其他谐波分量也将不同成度的损耗。这就导致方波的上升沿退化，比如原来上升边是50ps变成了1.5ns。如果传输的信号频率是10MHz影响不大。如果传输信号是500M，(2ns的周期)这下麻烦就大了去了。

下面引入带宽和上升时间的关系

这是一个近似的经验上的估计：对于10%到90%上升时间来讲关系为： BW=0.35/RT(RT为10%到90%上升时间)

也有一些资料给的上升时间是20%-80%上升时间。用线性变化过去就行。

比如说信号的上升时间为1ns，则其带宽就到了0.35GHz。而上升时间为1ns的信号很可能就是100M的时钟。

还会有一些比较尴尬的情况，不如无法得知准确的上升时间。要知道不是时钟的频率而是上升时间决定了带宽。从原理上将上升时间一定要小于周期的50%，在

很多处理中典型的上升时间很可能是周期的10%，而这个时间会随着不同的器件波动，有一个合理的归纳为上升时间是周期的7%。按着来算带宽为频率的5倍。 BWclock=5*Fclock。

互联线的带宽：互联线的带宽指的是能被互联线传输且损耗不是很大的最高正弦波频率分量。(注释3)

损耗不是很大是很难定义的，到底多大是很大。不同方向有不同的标准。在这里我们用幅值减少为入射值的70%来定义。

本证上升时间：RTinterconnect=0.35/互联线的带宽。

比如以上例来讲，4英寸50欧的FR4线互联线带宽为8G。那么该互联线的本征上升时间为：RTinterconnect=0.35/8GHz=0.043ns.

一个信号输入一条互联线的信号的输出上升时间为：

RTout*RTout=RTin*RTin+RTinterconnect*RTinterconnect;

例如在4英寸的互联线中输入上升时间为50ps的信号，那么信号经传输后的上升时间为：sqrt(50*50+43*43)ps=67ps。

要使互联线对信号的上升时间造成的增量不超过10%，互联线的本征上升时间就要小于该信号上升时间的50%。

从频域的角度来看，为了较好的传输1G的信号则互联线的带宽最少为信号带宽的两倍。

下面分别从四个方面来谈这几个问题：

一单一网络的信号完整性：.

如果信号感受到的阻抗保持不变，则信号就不会失真。然而，一旦阻抗发生变化，信号就会在变化处发生反射，并在通过互联线的剩余部分时发生失真。如果阻抗改变程度足够大，失真就会导致错误的触发。 最常见的突变发生在线条端点处，通常是驱动源输出端开路高阻或者低阻。

以下有几个方面会导致阻抗的突变，布板时要注意：

1：线宽的变化

2：层的变换

3：返回路径平面上的间隙(注释1)

4：接插件

5：分支线，T型线或桩线

6：网络末端

通常认为的振铃现象实际上是由阻抗突变产生的反射引起的，解决上述问题的基本办法有一下几种：

1：使用线条阻抗为常量的或者可控的电路板，这通常意味这使用均匀的传输线。 2：提供使沿线阻抗保持不变的拓扑结构和布线规则。

3：最后，在关键的地方放置电阻来控制反射并设法使接受到的信号干净些 任何突变对信号产生的影响与信号的上升边有关，随着上升边变短，失真的幅度增大。

传输线的特征阻抗以及传输线的基础

1：地(注释4)

在高频时，信号路径和返回路径的回路电感要最小化，这就意味这只要导体的情况允许，返回路径会尽量靠近信号路径分布。即返回电流是紧靠着信号电流

的。而传统上认为地是返回电流的汇合点，这种观点是错误的！

2：信号

通常把狭窄的那条叫做信号路径，而地平面(也可以是电源平面)叫做返回路径。

3：均匀传输线

几何结构中的两个基本特征完全决定了传输线的电气特性即导线沿线横截面的均匀程度和两导线的相似程度。

在整条导线中，若几何结构和材料属性发生变化，传输线就是不均匀的。例如两条导线的间距(这里指的是信号线和电流回路之间的距离)是变化的而不是恒定的，那么它就不是均匀传输线。。双列直插(DIP)或扁平封装(QFP)中的一对引脚就是非均匀传输线，接插件的相邻线条也通常是非均匀传输线。除非非均匀足够短否则就会引起信号完整性的问题。

在信号完整性的优化设计过程中，其中一个目标就是：将所有互联线设计成均匀互联线并减少所有非均匀互联线的长度。

相似程度：如果两个导线的形状和大小都一样，即他们是对称的，这种线叫平衡传输线。像微带线就不能成为平衡传输线，因为信号线和地是不可能大小和形状一模一样的。

一般来讲，绝大多数传输线，无论是平衡还是非平衡，它对信号质量和串扰都没有影响，然而返回路径的结构将严重影响地弹和电磁干扰问题。 4：传输线上的信号速度(注释5)

电磁场的建立的快慢决定了信号的速度。突变的电压产生突变的电场和磁场，这种场链在传输线周围的介质材料中以变化的电磁场的速度传播。

场链的速度为：

V*V=12*12/材料的相对介电常数*材料的相对磁导率

单位是英寸每纳秒

空气中相对介电常数和相对磁导率都是1，光速为12in/ns.

在FR4中介电常数为4左右，有一个简单的经验是FR4板中信号的速度是6in/ns.

时延和互联线之间的长度关系为

TD=Len/V

TD为时延，单位ns

Len 为互联线长度，单位in

V表示信号速度为in/ns

例如在FR4板材中长为6in的互联线中时延为

T=6in/6in/ns=1ns

前沿的空间延伸

每一个信号都有一个上升时间RT,当信号在传输线上传输时，前沿就在传输线上拓展开来，呈现出空间上的延伸。如果我们停滞时间并观察传输线上电压的分布情况就会发现如下图：(注释6)

传输线在上升时间内的长度d，取决与信号的传播速度和上升时间

d=RT*V

d:表示上升时间的空间延伸，单位 in

RT表示信号上升时间，单位ns

V表示信号速度，单位为in/ns

许多有关电路工作不佳的信号完整性问题，都和突变与前沿空间延伸的相对大小有关。所以，理清楚所有信号前沿的空间延伸是个好主意。

5传输线零阶模型以及瞬态阻抗(注释7)

一根传输线，一个电流回路可以用一系列的电容并联来表示，当信号电压在上面传输的时候实际上是对电容重放电的过程。电源的充放电过程如下，电源先对离电源最近的电容C1,C2„„充电，由于信号传输有一定速度，远端的电容Cn,Cn+1,Cn+2„„暂时并未有电荷充上电，随着信号传输在时间上的延长，远端的电容最终也将充上电。信号进而完成了在信号线和回路上的传输。

信号的电压是由信号源提供的，而电流则是由要充电的电位长度电容大小和电容充电时间决定。只要信号的速度和单位长度电容一定，那么从信号源注入导线的电流就是恒定的。那么信号受到的阻抗就是恒定的。

注意信号线的宽度，信号线和地回路之间的厚度以及之间的介质都将决定并联的一些列电容的大小。这些因素将会影响信号受到的阻抗大小。

信号源的电压是恒定的，流过导线的电流也是有的，这个电压和电流的比值就是信号线的瞬态阻抗：Z=83*(ε)½/Cl。

Z表示传输线的瞬态阻抗，Cl表示单位长度电容量，单位是pF/in

ε表示材料的介电常数

由上式可以看出信号受到的瞬态阻抗由传输线的两个固有参数决定，即传输线的横截面积和材料特性。

特征阻抗：有一种反映传输线特性的恒定瞬态阻抗，我们把它称为传输线的“特征阻抗”。

特征阻抗在数值上与瞬态阻抗相等，它是传输线的固有属性，仅仅与材料特性，介电常数和单位长度电容量有关，而与传输线长度无关。

我们把均匀横截面传输线称为可控阻抗传输线，也可以说把沿线特征阻抗是一个常量的传输线称为可控阻抗传输线。

传输线特征阻抗的计算

1. 经验法则

2. 近似法

3. 二维场求解器

两个有用的经验准则：(注释8)

对于FR4板材而言50欧姆的微带线线宽等于介质厚度的两倍。而对于50欧姆的带状线而言其两平面间的总介质厚度等于线宽的两倍。

对于微带线而言推荐的通用近似式为：

Z0=87Ω*ln[(5.98h)/(0.8w+t)]/(1.41+ε) ½

Z0表示特征阻抗，单位是欧姆

h表示信号线与平面间的介质厚度，单位是mil

w表示线宽，单位是mil

t表示金属厚度，单位是mil

ε表示介电常数

对于带状线而言推荐的通用近似式为

Z0=60Ω*ln[(2b+t)/(0.8w+t)]/(ε) ½

符号表示与上式相同唯一有变化的是b 表示平面间距离

然而上述两个式子仅仅是一种近似，尽管这种近似在阻抗是50左右时很准确但是阻抗变小的时候偏差就会很大(偏差25%)。并且在考虑到二阶效应影响

时近似的估计式子也会失效。在这种情况下需要使用二维场求解器。

几何结构均匀是使用二维场求解器的基本前提，即整条传输线的横截面形状是相同的。

除了精确计算特征阻抗的值以外，二维场求解器还可以分析出二阶因素的影响。如：

1. 返回路径的宽度(注释9)

2. 信号线条的厚度

3. 表面线条上阻焊层的存在

4. 有效介电常数

首先对于返回路径的宽度，由于线条边沿的边缘场与介质厚度成比例变化，所以要想使导线的特征阻抗与返回路径为无穷宽时的偏差不超过1%，信号路径两边返回路径的延伸宽度应该大于介质厚度的三倍。

对于信号线条的厚度而言，当金属厚度增加时，边缘场的电容就增加，特征阻抗就减少。而增加金属片厚度也意味着增加了信号路径和返回路径的电容，这也意味着特征阻抗的减少。

一个经验法则是信号路径厚度每增加一个mil，特征阻抗下降约2欧姆。 同样，在微带线上覆盖一层很薄的阻焊层，边缘场电容就会增加，特征阻抗就会减小。对于阻焊很薄的时候特征阻抗的下降速度为2Ω/mil. 当厚度在10mil以上就不怎么受影响了。

所以考虑到阻焊和导线的厚度影响，要想达到期望的特征阻抗，那么线宽就要小于标准计算值才可以。

当上升时间比传输线的往返时间短时，驱动器就把传输线看成电阻，其阻值等于传输线的特征阻抗。大多数驱动器的上升时间都在亚纳秒级，所以只要互联线的长度大于几英寸，就可以把它认为是长线，在高速系统中对于驱动器来讲长线表现为阻性负载，相当于一个电阻。

有了这一个准则，高速数字系统中所有的互联线表现为传输线。

返回路径中参考平面的切换(注释10)

对于多层板而言，驱动器受到的阻抗主要由信号路径和与之最近的平面构成的阻抗决定的，而与实际连接在驱动器返回端的平面无关。

当涉及到信号线的层变换以及参考平面的层变换时，让了离信号线最近的参考平面有相同的电压并使他们在靠近信号过孔处短接，这是最佳的设计准则。

但是当信号路径必须面临不同电平的参考层时，存在的一个问题就是两个层同时做返回回路，回路的阻抗会比较高，就会带来地弹电压比较大的问题。那么解决这个问题的方法如下：

1. 具有不同直流电压的参考平面的距离应尽量薄

2. 扩大相邻切换过孔的距离，以免在初始瞬间当返回路径的阻抗很高时，返回电流叠加在一起。

3. 切换平面间的短路过孔尽量靠近信号过孔。

其实返回路径在不同的电压平面之间来回切换带来的问题不止是返回路径阻变大地弹电压严重，而且在相邻的不同电压层之间会出现谐振的现象。在小型多层封装中避免返回电流在不同的平面间切换非常重要。要求相邻的返回层电压必须相同，而且应当在信号路径附近用过孔来连接返回路径。这样就可以避免平面间注入电流，并且避免平面间的谐振产生。

传输线的一阶模型，以及阶数的确定(注释11)

对于信号来讲，当它在传输线上传播时，实际传播的是从信号路径到返回路径的电流回路，从这个意义上讲，所有信号电流流经一个回路电感，磁回路电感由信号路径节和返回路径节构成。信号路径和返回路径组成的回路电感就是模型的电感。对于这个LC组成的等效电路而言：

Z0=(Ll/Cl) ½

TD=len/v=len*(Cl*Ll) ½

v=1/(Ll*Cl)½

Cl表示单位长度电容

Ll表示单位长度电感

Len表示传输线长度

对任一传输线的单位长度电容和单位长度电感

Cl=83*(ε) ½/Z0:单位 pf/in

Ll=0.083*Z0*(ε)½ :单位 nH/in

Ctotal=TD/Z0;

Ltotal=TD*Z0;

Z0表示特征阻抗

Ll表示传输线的单位长度电感，单位是nH/in

Cl表示传输线单位长度电容，单位是nF/in

TD表示传输线的时延，单位是ns

Ltotal表示传输线的总回路电感，单位nH

Ctotal 表示传输线的总电容，单位nF

v表示传输线中信号的速度 单位in/ns

对于所有介电常数为4的50欧姆传输线，其单位长度电容都相同——约为

3.3pf/in

对于所有介电常数为4的50欧姆传输线，其单位长度回路电感都相同约为——8.3nh/in

举例：如果BGA封装中0.5in长的互联线按50欧姆可控阻抗传输线设计，那么该线的电容为3.3pf/in*0.5in=1.6pf

N节集总电路模型(注释12)

传输线是分布参数，现在用LC集总参数去模拟他。

下面举例说明：

对于一个延时是1ns介电常数为4，长度为6英尺的50欧姆传输线而言，它的总电容为Ctotal=TD/Z0=1ns/50Ω=20pf,总电感为：Ltotal=Z0*TD=50Ω*1ns=50Nh。

传输线最为简单的模型是单个LC模型，在低频时单个LC模型可以很好的近似理想传输线，但是值得注意的是这个模型的带宽仅仅为100MHz.

增加传输线的节数，就可以提高模型的带宽。如果把传输线分成两节，每节都可以建成相同的LC模型。其中每节的L和C分别为Ltotal/2和Ctotal/2。用这个模型带宽可以提高到250MHz

实际上，用集总参数来模拟会存在带宽受限的现象原因在于理想传输线的电容并不是集中在一个点上，而是沿整条线分布，并且电容之间还有与每节导线长度对应的回路电感。

当节数细分到16节时带宽可以达到2GHz

可以归纳出吻合的最高频率——模型带宽：

BWmodel=n*f0/10;

n=10*BWmodel*TD;

BWmodel表示n节集总电路模型带宽

n表示模型中LC的节数

TD表示传输线的时延

f0表示全波的谐振频率，等于1/TD

例如：如果互联线的时延TD=1ns,要求n节LC近似模型的带宽为5GHz,则至少需要n=10*5GHz*1ns=50节。

也可以估算出用单个LC电路近似传输线时的带宽有多高，单个LC电路的带宽为：

BW=1/(10*TD)=0.1/TD

如果TD=0.16ns,则单个LC模型的带宽为0.1*1/0.16ns=600M

注意：如果信号上升时间是RT,则信号的带宽为BWsig=0.35/RT

如果传输线的时延为TD,并且n节集总电路模型来近似，那么必须确保模型的带宽BWmodel应大于信号带宽，即

BWsig>BWmodel

即n>3.5*TD/RT

根据上面的公式可以得到一个有用的经验法则：

用n节LC模型精确的描述一条传输线，前沿空间延伸至少需要3.5节LC电路，也就是说每1/3个前沿与传输线的相互作用可以用一个集总电路原件来近似

和这个等效的说法是：当给定上升时间RT(ns)时，n节LC集总电路模型要达到足够高的带宽，每节LC电路对应的线长必须小于1.7*RTin

举例如果上升时间为0.5ns，则每个LC电路对应的线长必须小于0.5*1.7=0.85in

特征阻抗可以认为不随频率变化而变化

传输线的反射

说了那么多现在进入与电路板设计息息相关的部分——反射

无论什么原因使得瞬态阻抗发生了改变，部分信号都将沿着与原来传播方向相反的方向反射，而另一部分将继续传播，但幅度有所改变，将瞬态阻抗发生改变的地方成为阻抗突变，或简称突变。

反射信号量由瞬态阻抗的变化量决定。

ρ=Vreflected/Vincident=(Z2-Z1)/(Z2+Z1)

Vreflected 表示反射电压

Vincident 表示入射电压

Z1表示信号最初所在区域的瞬态阻抗

Z2表示信号进入区域2时的瞬态阻抗

ρ反射系数

高速电路板中必须运用的以下四个重要设计要素

1. 使用可控阻抗互联线

2. 传输线末端至少有一个终端匹配

3. 使用能使多分支产生影响最小的布线拓扑结构

4. 最小化几何结构的不连续性

反射形成的机理：(注释13)

信号到达瞬态阻抗不同的两个区域的交界面时，在信号/返回路径的导体中仅存在一个电压和一个电流回路。无论是从区域1还是从区域2看去，在交界面两侧的电压和电流都是相同的，边界处不可能出现电压不连续，否则此处会有一个无限大的电场，也不可能出现电流不连续，否则会有一个无限大的磁场。

如果没有产生返回源端的返回电压，要维持分界面两侧的电压和电流相等，就有V1=V2,I1=I2,而I1=V1/Z1,I2=V2/Z2,所以当两个区域的阻抗不同时，这四个关系是绝对不可能同时成立的。为了使系统稳定，区域1中产生了一个反射回源端的电压，它的唯一目的是吸收入射信号和传输信号之间不匹配的电流和电压。

分界面两侧电压相同的条件是：

Vinc+Vrefl=Vtrans;

从分界面看过去电流相同的条件是：

Iinc-Irefl=Itrans;

阻性负载的反射：

首先，如果传输线的终端为开路，即末端瞬态阻抗是无穷大的，这时反射系数为ρ=(无穷-50)/(无穷+50)=1

Vrefl=ρ*Vinc=Vinc;

Vtrans=Vrefl+Vinc=2Vinc;

第二种情况是，传输线的终端是短路的，即末端阻抗是0。这时ρ=(0-50)/(0+50)。

Vrefl=ρ*Vinc=-Vinc;

Vtrans=Vrefl+Vinc=0;

第三种情况当阻抗匹配时，即传输线末端连接50的阻抗时。反射系数是0。这样不存在反射。

当末端为一般阻性负载时，信号受到的瞬态阻抗在0到无穷大之间。这样反射系数就在-1到1之间。

传输线和非故意突变

有的时候即使是使用阻抗可控传输线，信号仍然会遭遇到阻抗突变的情况。比如说：

1. 线的末端

2. 封装引线

3. 输入门电容

4. 信号层间的过孔

5. 拐角

6. 桩线

7. 分支

8. 测试焊盘

9. 返回路径上的间隙

10.过孔区域中的颈状

11.线交叉

何时需要端接？

如果导线足够短，则虽然依旧发生反射，但是却被上升和下降沿掩盖住了，

可能不会引发问题。

经验法则：当延时小于上升时间的20%时，反射是几乎看不见的。

即：Lenmax

其中；Lenmax表示不需要端接的最大长度，单位为英寸

除非特别指定，否则根据大致的经验法则，反射噪声应该被控制在电压摆幅的10%以内，对于3.3伏的电压，反射噪声应控制在330mv之内。某些噪声预算可能更加保守，反射噪声仅仅分配了5%。

RT表示上升时间，单位为ns

振铃是由源端和远端的阻抗突变，两端之间不断的往复的多次反射引起的，如果至少能在一端消除反射，就可以减少振铃噪声。控制传输线一端或两端的阻抗从而减小反射的方法称为传输线的端接，典型的方法是在重要的位置上放置一个或多个电阻。点对点的四种拓扑结构端接方式如下：(注释14)

短串接传输线的反射(注释15)

电路板上的线条常常要通过过孔区域，或者要在元体秘籍的区域布线，此时线宽必然变窄，收缩成颈状。如果传输线上有这么一小段的线宽变化，特征阻抗一般是变大，那么多长的线段以及多大的阻抗改变会造成问题呢？

阻抗的突变引起信号的来回震荡，从而形成了反射噪声。为了保持反射噪声低于电压摆幅5%，就需要保证特征阻抗的变化率小于10%，这就是为什么电路板上阻抗的典型值为+/-10%。

但是值得注意的是，不管在第一个界面处发生的反射如何，他总是在第二个界面处发生反射大小相等方向相反。因为Z1和Z2值互换了。这样，如果突变长度很短，来自两端的反射就可以互相抵消，对信号完整性的影响就可以忽略。注释15中有25Ω短突变时，如果突变处的时延小于信号上升时间的20%，它就不会带来问题，从而得到和和前面相似的经验法则，即允许的阻抗突变最大长度为

Lenmax

其中：

Lenmax表示阻抗突变处的最大长度，单位为in

RT表示信号的上升时间，单位为ns

例如：如果信号上升时间为0.5ns，则长度小于0.5 in的颈状就不会产生信号完整性问题。

短桩线传输线的反射(注释16)

和上面的情况相似，一个大致的经验法则是：如果桩线长度小于信号上升边的空间延伸的20%，其影响可以忽略，相反长度如果大于20%则影响不可以忽略。

Lstubmax

Lstubmax表示桩线可允许的最大长度，单位为in

RT表示信号的上升时间

容性终端负载的反射

所有实际接收器都有门输入电容，一般约为2pf,另外，接收器的封装引线与返回路径也可能有约1pf的电容，如果传输线末端排列着三个存储器，此处的负载可能是10pf。传输电压的长期效果就像通过电阻向电容器充电。电容器对信号上升沿进行滤波。对接收端信号来说，它就相当一个“延时累加器”。它与RC电路的充电方式非常相似，而RC电路中电容器两端的电压随时间常数的指数增加。这样可以计算由于这个电容带来的延时。这个电容和电阻(特征阻抗)带来的10%-90%延时为。η10-90=2.2*R*C.

η10-90=2.2*Z0*C;

例如传输线的特征阻抗是50欧姆，门电容量为10pf,则10-90充电时间为

2.2*50*10pf=1.1ns。如果初始信号的上升时间比1.1ns的充电时间短，则传输线的末端容性负载将占主导地位，并决定了接收端的上升时间。如果初始信号的上升时间大于10-90充电时间，末端的电容器将使信号上升时间累加上约等于10-90 RC上升时间的时延。

例如当电容量为2pf，特征阻抗为50Ω时，10-90RC上升时间大约为

2.2*50*2=0.2ns。当上升时间为1ns时，这个附加的0.2ns延时几乎无法辨认，也就不重要了。但是上升时间变成0.1ns时，0.2ns的RC延时就是一个很重要的延时了。

连线中途的容性负载反射(注释17)

测试焊盘，过孔，封装引线或者中途的短桩线，都起着集总电容的作用。这些集总电容是引起信号下冲的主要原因。

在信号的上升过程中，信号路径和返回路径之间的电容好像是一个并联阻抗Zcap，这个跨接在传输线上的并联阻抗引起了反射。为了避免该阻抗造成严重问题，希望该阻抗能大于传输线的阻抗。就是说Zcap>>Z0.开始时可以认为是Zcap>5*Z0。对电容器和上升时间要求可以用下式表示：

Zcap=V/C*(dV/dt)=V/C*(V/RT)=RT/C

Zcap>5*Z0

RT/Cmax>5*Z0

Cmax

Zcap表示信号上升过程中电容器的阻抗

Z0表示传输线的特征阻抗

RT表示上升时间

Cmax表示反射噪声不产生问题时可允许的最大电容，

对于一个50欧姆的特征阻抗而言，所允许的最大电容是Cmax

如果上升时间是0.25ns，则最大的可允许电容式1pf

容性时延累加

容性负载产生的第一类影响就是接受端的下冲噪声，第二类更负载的影响则是远端信号接收时间被延时。电容和传输线就如同一个RC滤波器，所以传输信号的10-90上升时间将增加。信号越过电压门限的50%的时间也将增加。

RT10-90=2.2*R*C=2.2*0.5*Z0*C≈Z0*C(0.5做系数的原因是，传输线的前一半使电容充电，后一半使之放电，实际上电容充电的有效特征阻抗是特征阻抗的一半)

50%处的时延累加量成为时延累加，约为：

ΔTD=1/2*Z0*C;

其中：RT10-90表示信号上升时间的10%-90%，单位为ns(ps)

ΔTD表示通过电压门限50%的时延增加量，单位为ns(ps)

Z0表示传输线的特征阻抗，单位欧姆

C表示容性突变，单位nf(pf)

例如，50欧姆的传输线中，对于2pf的容性突变，传输线的10-90上升时间增加50*2pf=100ps

使用低阻抗是减少时延累加影响的一种办法，对于同样的容性阻抗，特征阻

抗越低，时延累加越小。

拐角和过孔的影响

当信号沿均匀互连线传播时，不会发生反射和传输信号的失真，如果均匀互联线上有一个90度的弯曲，则此处的阻抗会发生改变，信号将出现部分反射和失真。任何均匀互联线中90拐角一定会造成阻抗突变，影响信号质量。

将90度拐角变成两个45度拐角就可以减少这种影响，而使用线宽固定的弧形拐角比其它任何形状的效果要好的多。

弯曲处的额外线宽是使拐角影响信号传输的唯一因素，他如同一个容性突变，正是这个容性突变引起了反射和传输信号的时延累加。

90度拐角引起的容性突变估算如下

Ccorner=0.5*Cl*w=0.5*w*83/Z0*(ε) ½≈40/Z0*w*(ε) ½

Ccorner表示每个拐角的电容量

Cl表示单位长度电容，单位为pf/in

W表示导线的线宽，单位为in

Z0表示特征阻抗，单位为欧姆

ε介电常数

对于一个65mil宽的导线而言，每个90拐角的电容量约为40/50*2*0.065=0.1pf=100fF.如果两个拐角相邻近，则突变总量为200fF即0.2pf。

在保持阻抗仍为50欧姆的同时减小线宽，拐角的电容量将下降，其作用也不会那么明显。对于高密度电路板中宽为5mil的典型信号线，一个拐角的电容量大约为10Ff。 10fF(0.01pF)的电容产生的反射噪声如果对信号的上升时间有影响，其数量级必在4-3ps左右，经计算此电容引起的时延累加大约是0.5*50*0.01=0.25ps。所以5mil宽的导线上拐角的电容量不太可能对信号完整性产生影响。

如果过孔把信号线连接到测试焊盘，或者是过孔穿越所有板层把信号线连接到相邻的层上，则桶状孔壁的电容量通常会超过板中不同层之间的电容量，这使过孔看起来像是信号的集总容性负载。过孔的电容量与筒状孔壁的尺寸，出砂孔以及顶层和底层上焊盘的尺寸有密切的关系，其范围从0.1pf到大于1pf。任何与信号线连接的过孔都可以看做是容性突变，在高速串接中，它是导线上信号质量的一个主要制约因素。

感性突变产生的反射(注释18)

连接到传输线上的任何串联连接都有一些相应的串联回路电感，所有改变信号所在层的过孔，串联终端电阻，各种接插件，每一个工程变更线都有一些额外的回路电感，信号把这些回路电感认为是附加在传输线上的突变

总之电路中可允许的最大电感总量取决于噪声容限和电路的其他特性，这需要仿真来决定。然而，可以按分立电感的串联阻抗突变上升到大于信号线特性阻抗的20%为限，来粗略的估计多大的电感算是太大，此时，反射信号大约是信号摆幅的10%，对反射噪声而言，这通常是可以允许的最大值了。

电感的阻抗约为：

Zinductor=V/I=L(dI/dt)/I=L/RT

其中：

Zinductor 表示电感的阻抗，单位为Ω

L表示感值，单位是Nh

RT表示信号的上升时间，单位是ns

为了确保电感的阻抗低于导线阻抗的20%，可允许的最大感性突变约为： Zinductor

Lmax/RT

Lmax

例如：如果导线的特征阻抗为50，信号上升时间为1ns，则可允许的最大串联电感为Lmax=10Nh

经验法则，50欧姆的系统中可允许的最大额外回路电感(nH)为信号上升时间(ns)的10倍。

贴片电阻的串联回路电感约为2nH,而插针电阻的回路电感约为10nH。100M以上的系统就不要用插针电阻了

当上升时间达到100ps时，设计人员就应当使用回路电感尽可能低的SMT电阻器。另一种方法是使用集成在电路板上或封转上的电阻器，这样回路电感更小。

除了会到来反射以外，感性突变也会带来时延

由电感带来的时延计算如下：

TD10-90=2.2*L/2Z0≈L/Z0

TDadded=0.5*L/Z0

TD10-90表示传输信号的10-90上升时间

L表示突变处的串联回路电感，单位为Nh

Z0表示特征阻抗

TDadder表示50%处的时延累加

例如，10nH的突变使信号的上升时间提高到10/50=0.2ns。

补偿技术(注释19)

在感性突变两侧各加一个电容，可以将感性突变转换成一段传输线，为了最小化反射噪声，就要找到合适的电容值，使接插件的视在特征阻抗Z1等于电路其余部分的特征阻抗Z0，基于这个关系，添加的电容为：

C1=L1/Z0*Z0;

Cl补偿电容，单位是nF

L1表示突变处的电感，单位是nH

Z0表示特征阻抗，单位是欧姆

例如：如果接插件的电感是10nH,导线的特征阻抗为50欧姆，则所要加上的总补偿电容为10/50*50=0.004nf=4pf。最优的补偿方式是将4pf电容分成两部分，分别加在电感的两侧。即各位2pf。

补偿的设计目的就在于控制焊盘和其他特征，使他们结构上看起来像传输线的一部分。用这个方法一些突变现象几乎可以消失。

有载线(注释20)

有一些情况是这样的，如果导线上分布了多个容性负载(如接插件的汇流排上每个1.2英尺就会有一个2pf接插件桩线，或者像存储器的汇流排上没0.8英寸就分布一个3pf的封装和输入门电容)，而且他们的间距小于上升边的空间延伸。则每个电容引起的突变处的反射就会相互抵消。此时，导线的特征阻抗似乎降低了。其上均与分布的容性负载的传输线称为有载线。

注释中给出了3个上升时间互不相同，有载线的反射信号。该例中，导线的标称阻抗是50欧姆，每隔一英寸分布一个3pf电容，最后10英寸导线是没有负

载的无载线。每个电容固有的10-90上升时间约为2.2*50*0.5*3=150ps。即使初始上升时间是50ps，在通过一个电容后，上升时间也增加到了150ps，而且每通过一个会继续增加。

最初的几个电容可以认为是独立的突变，但是传输信号的上升时间的增加使后几个电容的作用相互抵消。当信号上升时间大于容性突变间的时延时，均匀分布的容性负载会降低导线的特征阻抗。在有载线上，这些附加的电路板特性使导线的单位长度电容增加，单位长度电容越大，特征阻抗越低，时延越大。

当导线上每个d1就分布一个容性负载C1，则导线的单位长度分布电容从C0l上升到(C0l+C1/d1)，从而导线的特征阻抗和时延变为：

Zload=Z0*{1/[1+C1/(d1*C0l)]} ½

TDload=TD0[1+C1/C0l*d1]½

其中：

Z0表示无载传输线的特征阻抗，单位是欧姆

Zload表示有在线的特征阻抗，单位为欧姆

Ll表示单位长度电感，单位是ph/in

C0l表示无载传输线的单位长度电容，单位是pf/in

C1表示每个分立电容的电容量，单位为pf

d1表示两个分立电容之间的距离，单位是in

TD0表示无载传输线的时延，单位是ps

TDload表示有载传输线的时延

差分线的阻抗匹配：

差分信号线的阻抗为：

Zdiff=Vdiff/Ione=2*Vone/Ione=2*Vone/Ione=2*Z0

式中：

Zdiff表示信号线对差分信号的阻抗，即差分阻抗

Vdiff表示跳变差分电压

Ione表示流经每根信号线和其返回路径间的电流

Vone表示每根信号线和其临近的返回路径间的电流

Z0表示单端信号线的特征阻抗

消除差分信号反射的方法是在两条信号线的末端跨接一个端接电阻来匹配差分阻抗，这个电阻的阻值必须是Rterm=Zdiff=2*Z0;(注释46)

耦合的影响(注释47)

把两个信号线靠近时，C11和C12都将发生改变，因为信号线1和返回路径间的边沿场被临近的信号线阻断了，所以C11会减小。而C12增加。

但负载电容Cl=C11+C12却没有较大的改变。

把两条信号线靠近时，L11和L12也都将发生改变。由于临近导线的感应涡流，L11将会有略微的减小，L12将会增加。

两条信号线间间距越小，他们之间的耦合越强。但是最大的相对耦合度也不到15%。

当流经信号线1的电压由0伏上升到1伏，信号线2的电压由0伏降到-1伏，当信号线1的驱动开启时，由于信号线1与返回路径间存在dV11/dt,于是就会产生一个穿过C11的电流。同时由于，两根信号线间存在变化的电压dV12/dt，所以将会有电流从线1流往线2。这个变化电压是线1同返回路径的两倍。V12=2V11;

流经信号线的电流将由下式决定：

Ione≈C11*Vone+2*C12*Vone

式中：

Ione表示流经第一根信号线的电流

C11表示信号线和其返回路径单位长度上的电容

C12表示两信号线之间单位长度的电容

Vone表示单个信号线与返回路径间的电压变化量

当两个信号线中信号方向相同时：

Ione=C11*Vone

我们发现当第二根临近的信号线存在时，信号线1的特征阻抗不是一个特定值。它取决于临近信号线的驱动情况。

差分阻抗的近似计算(注释48)

FR4材料的边沿耦合微带线，差分阻抗近似为：

Zdiff=2*Z0[1-0.48*exp(-0.96*s/h)]

式中：

Zdiff表示差分阻抗

Z0表示未耦合时单端特征阻抗

s表示信号线的边沿距离

h表示信号线和返回路径平面间的介质厚度

对于FR4材料的边沿耦合带状线，差分阻抗近似为：

Zdiff=2*Z0[1-0.37*exp(-2.9*s/b)];

其中b表示平面间总的介质厚度

其余同上

在Z0精确的情况下这种计算近似的误差在1%到10%之间

为了提高精度必须用二维场分解器，给出和横截面形状和材料有关的参数，还可以用它求差分对的差分阻抗。

差分对返回电流的分布(注释49)

对于注释49而言，因为差分对的两信号线间距比较大，所以当差分信号来驱动时，返回平面中电流不会出现重叠。此时返回路径平面上电流总和为零。但每根信号线底下的平面中都有确定的局部电流分布，任何改变电流分布的因素都将改变差分对的差分阻抗。

当差分对的信号线和返回路径平面的耦合程度大于量信号线间的耦合时，返回路径平面中就会出现两路不同的相互分离的电流。并且返回路径电流仅出现微小的重叠，返回电流分布对差分阻抗有很大影响，返回路径电流的破坏将影响的差分阻抗的分布。

对于任意一对共用返回导体的单端传输线来说，如果返回导体距信号线足够远，那么差分信号的返回导体电流分布将相互重叠，相互抵消，此时返回路径导体的存在对差分阻抗产生不了影响。

根据经验法则，当信号线与返回路径平面间的距离大于等于信号线边沿距离时，返回路径平面内电流就会相互重叠，返回路径的存在对差分阻抗没影响。(注释50)

奇模和偶模(注释51)

对于边沿耦合的微带线而言，有两种特殊模式的电压可以实现无失真传输。

第一种是给两条信号线加相同的信号，如每根信号线上都是0V到1V的跳变。

在这种情况下，两条信号线之间的dV/dt=0,所以两信号线之间不存在容性耦合电流，dI/dt是相同的，所以每条信号线上的感性耦合电流是相同的。一根线对另一根线发生作用时，也会受到来自另一根线对它相同的作用。产生的结果是这种特殊的电压模式沿线传播时，每根线上的电压模式不变。

第二种是给两天信号线加相反的跳变信号。例如给一加0到1的跳变，给二加-1到0的跳变。线1的信号在线2上会产生负向远端噪声脉冲，这将减弱沿1传输的信号。同时，线2的负向信号会在第一根线中产生正向的远端噪声脉冲。线1对线2的影响恰好等于线2对线1造成的影响。固也实现了无失真传输。

为了区别上述两个无失真传输的状态，在两条线上有相同驱动电压的情况叫做偶模，两线上有相反驱动电压的叫奇模。

信号的奇模状态可以由差分信号来驱动，信号的偶模状态可以由共模信号来驱动。奇模和偶模是指差分对的特殊的固有状态。差分和共模是指加在差分对上的特殊信号。(注释52)

差分阻抗和奇模阻抗(注释53)

当差分信号加在差分对上时将会看到，它将使差分对处于奇模状态。根据定义，此时每根信号线的特征阻抗被称为奇模特征阻抗。差分阻抗是奇模阻抗的2倍。此时差分阻抗为：

Zdiff=2*Zodd;

式中：Zdiff表示差分阻抗

Zodd表示当差分对处于奇模状态时每根线的特性阻抗

共模阻抗和偶模阻抗(注释54)

共模信号使差分对处于偶模状态。当传输线上传输共模信号时，根据定义，此时每根信号线上的特征阻抗被称为偶模特征阻抗。对于共模信号来讲，阻抗是每根信号线特性阻抗的并联。两个偶模阻抗的并联阻值为：

Zcomm=Zequiv=1/2*Zeven

式中：

Zcomm表示共模阻抗

Zeven表示当差分对处于偶模状态时每根信号线的特征阻抗。

从上边来看对于两条无耦合的50欧姆传输线构成的差分对，奇模阻抗和偶模阻抗是相同的-均为50欧姆。差分阻抗是2*50=100，而共模阻抗是0.5*50=25 若将耦合考虑进去，则每根信号线上的奇模阻抗将会减小，偶模阻抗将会增加，这就意味这差分阻抗的减少和偶模阻抗的增加。

(注释55)

传输线为边缘耦合微带线，线材料为FR4，线宽为5mil,无耦合时特征阻抗为50欧姆。在可制造的最紧密耦合下，差分阻抗和共模阻抗受耦合的影响依然很小。最紧密的耦合下，差分阻抗仅仅减小10%。

(注释56)

注释56给出了阻焊的影响，和其它状态相比，奇模状态下信号线间的电力线最强，因此阻焊层对奇模阻抗的影响最大。

以偶模方式传输的信号是共模分量，以奇模方式传输的电压分量是差分分量。 Vodd=Vdiff=V1-V2;

Veven=Vcomm=0.5*(V1+V2);

式中：

Veven表示以偶模方式传输的电压分量

Vodd表示以奇模方式传输的电压分量

V1表示线1与公共返回路径间的信号

V2表示线2与公共返回路径间的信号

差分和共模信号的端接(注释59)

端接共模信号不是消除共模信号，只是阻值共模信号在电路间往返震荡。如果共模信号会产生EMI，那么端接确实可以稍微减少EMI,但是有必要改进设计以消除共模信号源。

端接共模信号的一种办法是在每根信号线和返回路径上接一个电阻，这两个电阻的并联值应等于共模阻抗。如果共模阻抗是25欧姆，那么每个电阻值都将为50欧姆，这样他们的并联阻抗就是25。但是遗憾的是，如果采用这种端接方案，在共模信号被端接的同时，除非两信号线之间不存在耦合，否则差分信号就无法被端接。

实现差分信号和共模信号同时端接的拓扑结构有：T型结构和Π型结构。(注释60)

在Π型结构中，共模信号受到的等效电阻为两个电阻R2的并联：

差分信号受到的等效阻抗为两个电阻R2串联后在和电阻R1并联。

Requiv1=0.5*R2=Zcomm=0.5*Zeven

R2=Zeven;

Requiv2=R1*2*R2/(R1+2*R2)=Zdiff=2*Zodd

R1=2*Zeven*Zodd/(Zeven-Zodd)

Requiv1表示共模信号受到的等效电阻

Requiv2表示差分信号受到的等效电阻

Zcomm表示差分对的共模阻抗

Zeven表示差分对的偶模阻抗

Zdiff表示差分对的差分阻抗

Zodd表示差分对的奇模阻抗

随着耦合度的增加，信号线和返回路径之间的电阻要增加以便于能够匹配偶模特征阻抗。两信号线之间要跨接一个大阻值的分流电阻，这样差分信号受到的等效电阻就会减少，从而能精确匹配随着耦合度增加而将低的差分阻抗。

例如对一对典型的紧密耦合线来讲，奇模阻抗大致50欧姆，偶模阻抗大致55欧姆。此时在Π型端接中，两信号线之间的电阻将是1KΩ，每根信号线和返回路径之间的电阻是55欧姆。这种方式能够同时端接100欧姆的差分阻抗和27.5欧姆的共模阻抗。

在T型拓扑结构中，差分信号受到的等效电阻是两个电阻R1的串联： Requiv=Zdiff=2R1=2Zodd；

式中：

Requiv表示差分信号受到的等效电阻

R1表示R1阻值

Zdiff表示差分对的差分阻抗

Zodd表示差分对的奇模阻抗

解得R1=Zodd；

共模信号受到的等效电阻是两个电阻R1并联后再和R2串联

Requiv=0.5*R1+R2=0.5*Zeven

例如：如果奇模阻抗是50欧姆，偶模阻抗是55欧姆，那么T型端接中信号线间两个电阻均为50欧姆，中央抽头和返回路径之间的电阻时2.5欧姆。

但是有时要考虑驱动器的潜在直流负载，这种情况下端接共模信号是不现实的，因此一定要在最开始使共模信号达到最小，在末端仅仅端接差分信号就好可以了。

有时为了解决潜在的直流负载的问题，要在T型端接中加入隔直流电容。(注释61)

选择电容时要保证共模信号感受到的时间常数远大于上升时间，这才能保证在信号带宽内电容的容抗小于电阻的阻抗。根据一介估计电容量初步选择为：

RC=5*RT

C=5*RT/Zcomm

返回路径中的间隙；

为了使信号能跨越返回路径中的间隙并保持可接受的性能，我们选用了另一种方法，那就是使用差分对。(注释67)

在注释中有地铜的部分差分阻抗是90，中间区域没有铺铜的地方为160。但如果返回路径平面与信号线的距离至少等于信号线间距，那么差分阻抗就和返回平面的位置无关了。此时返回平面好像不存在。

使用紧密耦合的差分对是在返回平面很差的区域传输宽带信号的一种方法。 建议使用紧密耦合。

尽管使用紧密耦合会带来共模噪声偏大的后果，但是相比弱耦合加共模扼流圈的效果要好很多。除此之外还有下面几个好处：

1. 此时互联线密度达到最高，所以电路板上功能密度最高，电路板的成

本降到最低。

2. 受害差分对的差分噪声比较小

3. 非理想的返回路径中的差分阻抗突变将有所减弱。

有损线，上升边退化和材料特性

当信号沿着实际有损传输线传播时，高频分量的幅度减小而低频分量的幅度保持不变，由于这种选择性的衰减，信号带宽降低，随着信号带宽降低，信号上升边会怎加，这正是与频率有关的损耗使上升边退化。

描述高速串接的信号质量的常用度量手段就是眼图。睁大的眼图说明位错误率低和信号质量好，睁开的眼睛间交叉重叠区域的水平宽度是对抖动的度量。

眼图的塌陷是由与频率有关的损耗直接引起的。

实际中接收端有五种方式的能量损失

1. 辐射损耗

2. 耦合到邻近的线条上

3. 阻抗的不匹配

4. 导线损耗

5. 介质损耗

(注释21)而最后两种则是信号衰减的根本原因，导线损耗是指信号路径和返回路径导线上的能量损失，这最终由导线的串联阻抗引起，介质损耗是指介质中的能量损失，这是由特殊的材料特性-材料的耗散因子引起。 导线电阻和趋肤效应

在高频时，铜导线中电流经过的横截面的厚度约等于趋肤深度

δ=66*(1/f)½

δ趋肤深度，

f正弦波频率

电流的分布取决于电流总是寻找最小阻抗路径，即高频时，回路电感最低的路径。这一原则转化为两种趋势：导线的电流尽可能的伸展开来以使导线的自感最小，同时导线电流和回路电流尽可能的靠近以使这两个电流间的互感最大(互感和自感在回路电感的组成中作减法效应)

大约在10MHz以上时，信号路径的单位长度电阻率是与频率有关的

由于趋肤效应，如果电流尽流过导线的下半部分，则导线的电阻近似为：

R=len*ρ/w*δ

R表示电阻单位是欧姆

len 表示线长单位是英寸

w表示线宽

δ表示趋肤深度，单位in

即使在微带线中，电流也不仅仅流过导线的下半部分。在导线的上半部分也会有很多电流。这两条路径是平行的。考虑到路径的平行。最终电阻为0.5*R

微带线的返回路径的电流分布的宽度约等于信号路径宽度的三倍。返回路径的电阻和信号路径的电阻是串联的，所以在频率高于100M时传输线的总电阻为0.5R+0.3R=0.8* len*ρ/w*δ

介质损耗：(注释22)

理想的电容器不消耗能量，流经的电流和正弦电压间正好有90度的相差。所以不会耗能。

电容两电极平面间填充实际材料并施加直流电压时，将有直流电流通过，通常称之为漏电流。

漏电阻为：

Rleakage=1/δ*h/len*w

漏电流为：

Ileakage=V/Rleakage=V*δ*w*len/h

Ileakage表示通过介质的漏电流

V表示施加的直流电压

Rleakage表示与介质有关的漏电阻

δ表示介质的体漏电导率

ρ表示介质的体漏电阻率

len表示传输线的长度

w表示信号路径的线宽

h表示信号路径和返回路径的介质厚度

则消耗的功率为：P=V*V/R≈δ

大多数材料的提漏电阻率与频率有关，频率越高电阻率越小，这与漏电流的起因有关。

漏电流的起因：第一离子运动这是直流电流的主导机理

第二材料中永久性点偶极子重取向，电容器两端施加电压时将产生电场，这个电场使介质中一些随机取向的偶极子和电场一致。偶极子的负端向电场的正运动，正端向电场的负运动，看起来就像短暂的电流流过介质。

当然偶极子的移动距离和历时都非常短。如果施加正压，偶极子会像正弦曲

线那样来回摆动。这一运动产生交流电流。正弦频率越高摆动越快。电流越大，漏电阻率就越低。

介质的耗散因子

为了描述度量材料中偶极子的材料特性，必须引入一个新的材料电器特性，这个和偶极子运动有关的新的材料特性成为耗散因子。

ζ=2*π*f*ε0*εr*tan(δ)

tan(δ)表示材料损耗无纲量

εr相对介电常数

ε0自由空间介电常数

f表示频率

ζ介质的体交流电导率

tan(δ) ≈n*p*θmax

n表示介质中偶极子的数目密度

p表示偶极矩

θmax电场中偶极子摆动幅度

大多数互联线材料的耗散因子对频率而言几乎是个常数，通常情况下可以忽略微小的偏差。仅从这一个常量就可以精确的预测损耗性能

聚合体将偶极子压合得越紧密，介电常数和耗散因子就越低，根据这个法则介电常数很小的聚合体其耗散因子也很低。(注释23)

耗散因子的真正含义：

当电容看成一个有耗元件时，那么以前的传统的介电常数实际上只是复数介电常数的实部，复阶电常数的虚部产生与电压相同的电流并与损耗有关。

用这个定义流过理想，有损电容器的电流为：

I=(iωεr′+ωεr″)*V*C0;

I表示表示频域中流经理想的有损电容器的电流

ω表示角频率，

C0表示电容器的介质是空气时的电容量

V表示施加的正弦电压

εr′复介电常数的实部

εr″复介电常数的虚部

将耗散因子和交流漏电阻联系起来会得到

Rleakage=1/ωtan(δ)C

交流电导率和耗散因子的关系是

ζ=ε0*εr′*ωtan(δ)

ζ表示介质材料的体交流电导率

ε0自由空间阶电常数

εr′介电常数的实部

tan(δ)介质的耗散因子

有损传输线的建模

由于趋肤效应的影响，串联电阻随频率的平方根增长，由于材料的耗散因子和偶极子摆动的影响，并联电阻随频率升高而降低。(注释24)

理想的有损分布传输线模型是在无损模型中增加了两个损耗过程，随着频率平方根增加的串联电阻和随着频率降低的并联电阻。

举例说明：模型需要的带宽为2GHz，线时延1ns，物理线长约6in则精确模

型所需的最小节数为n=10*2*1=20

现在考虑损耗并修改

20节集总电路近似模型的每一小节从两项变成四项

Rl：表示导线单位长度的串联电阻

Gl：由介质引起的单位长度并联电导

Ll：表示单位长度串联回路电感

Cl：单位长度电容

按这个模型进行计算会得到三个新的结论：

特征阻抗和频率有关，并且是复数；

信号的速度和频率有关；

引入了一个新词描述正弦沿线传播时其幅度的衰减，衰减也与频率有关 Z0=[(Rl+Ll*ω)/(Gl+Cl*ω)] ½

V=ω/{[(Rl²+Ll²ω²)(Gl ²+Cl ²ω²)]½/2+Ll*Cl*ω²/2-Rl*Gl/2}½ α={[(Rl²+Ll²ω²)(Gl ²+Cl ²ω²)]½/2-Ll*Cl*ω²/2+Rl*Gl/2}½

两个结论：

对于线宽是为3mil的线，当正弦频率分量高于2MHz时，其工作在低损耗区。在这个区域串联电阻的阻抗远小于串联电感的阻抗，对于线宽大于3mil的区域，低损耗区可能开始于更低的区域

用宽为3mil或者更宽的电路板，其低损耗区域是指频率在2MHz以上的区域。 在低损耗近似的情况下认为：Rl

特征阻抗

复特征阻抗的幅值如下：

Mag(Z0)=[Re(Z0)²+Imag(Z0)²] ½

FR4板材3mil宽，50欧姆的微带线，在高于10MHz时，复特征阻抗和无损耗特征阻抗的值非常接近。如果线再宽一些，损耗再低一些，转折频率会更低一些。

在低损耗区，损耗对特征阻抗没有影响。

在低损耗区，传输线中的信号速度不受损耗的影响

对于FR4板上最差情况下3mil宽的线条，低损耗区约在10MHz以上。这一区域速度和频率无关，且损耗引起的色散可以忽略不计

对于损耗

α={[(Rl²+Ll²ω²)(Gl ²+Cl ²ω²)]½/2-Ll*Cl*ω²/2+Rl*Gl/2}½

而言在低损耗近似中，它可以近似为

α=0.5*(Rl/Z0+Gl*Z0)；

转换一下，传输线单位长度的衰减为

αdB=4.34*(Rl/Z0+Gl*Z0)

单位是dB/长度

现实世界中，对于非常好的近似，由于趋肤效应的影响，单位长度串联电阻随着频率的平方根增加；由于介质耗散因子的影响，单位长度的并联电导随着频率增加而增加。这就意味着衰减也会随着频率的升高而增加，高频正弦波的衰减要大于低频频率的衰减。这一基本机理使得当沿有损耗线传播时，信号带宽将降低。

单位长度由两部分组成，一部分由电线损耗引起衰减

αcond=4.34*(Rl/Z0)

另一部分衰减与介质材料损耗有关

αdiel=4.34(Gl*Z0)

αdB=αcond+αdiel

由于趋肤效应的影响，带状线单位长度的电阻近似为：(一盎司)

Rl=0.5*t/w*δ=0.5*34/w*66*(f) ½

频率用GHz则有

Rl=8.14/w*(f) ½

其中Rl表示单位长度的电阻，单位是Ω/in

δ表示趋肤深度μm

t表示几何厚度，单位是μm

w表示宽度，单位是mil

f表示正弦波频率分量，单位是GHz

合并后的结果是：αcond=36*(f)½/w*Z0

则整条传输线中引起的总衰减为：Acond=len*αcond=len*36*(f)½/w*Z0 例如对于宽10mil，50欧姆，的互联线在频率是1GHz时由导线损耗引起的单位长度衰减为：αcond=36/(10*50)*1=0.07dB/in

同理由介质材料引起的单位长度衰减为：

αdiel=(4.34/c)*ω*tan(δ)*( εr) ½

其中：αdiel表示由介质损耗引起的衰减，为db/长度

ω角频率

tan(δ)耗散因子

εr表示阶电常数的实部

c表示真空中的光速

如果以in/ns作为光速的单位，GHz为频率的单位，那么介质引起的单位衰减为

αdiel=2.3*f* tan(δ)*( εr) ½

单位db/in

例如：FR4的耗散因子为0.02，在1GHz时，FR4的传输衰减为：

2.3*1*0.02*2=0.09db/in

互联线的带宽(注释25)

互联线的带宽和传输线上的损耗之间有个简单但是重要的关系，线越长，高频损耗越大，线的带宽越小。

BWtl=(1.3/d)/ [tan(δ) *( εr) ½]

BWtl 表示长度为d英寸的互联线的固有带宽，单位是GHz

εr复介电常数实部，阶电常数就可以

d传输线的长度

f表示正弦波的频率，GHz

tan(δ)表示材料的耗散因子

例如，FR4板的传输线，耗散因子0.02，则线长1in的固有上升边为0.27*0.02*2*1=10ps

最终输出上升边和固有互联线上升边的关系是：

RTout=(RTin²+RTtl²)½

RTout:互联线输出端的信号上升边

RTin：进入互联线的信号上升边

RTtl:信号线的固有上升边

举例：上升边约为41ps的信号进入FR4板上18in长的线中，固有互联线的上升边为RTtl=10ps/in*18in=180ps

则输出上升边为：RTout=(41*41+180*180)½

若固有上升边比输入信号的上升边小的多，那么输出信号的上升边就没有什么改变，大致与输入相同。输出上升边与输入上升边的相对变化为：

RTout/RTin=[1+(RTtl/RTin) ²]½

为了让有损线将信号的上升边退化不超过25%，固有互联线上升边必须小于输入信号上升边的50%，如果信号的初始上升边为100ps，那么固有互联线的上升边应小于50ps；若高于50ps那么输出信号的上升边将明显增加

根据上面的内容可以推导出：

对于FR4板材，使信号上升边产生问题的长度为：

d>50*RTsignal

其中：RTsignal表示信号上升边，单位是ns

d互联线的长度，单位是in，这里损耗的影响是很重要的

例如：上升边是1ns，对于线长大于50in的传输线而言，损耗影响将是上升边退化。

改善传输线的眼图：

电路板设计中三个因素影响眼图的质量：

1：过孔的容性突变

2：导线损耗

3：介质损耗

对过孔的容性突变而言：要将那些敏感的信号线设计成最少的过孔，然后优化孔径的尺寸，反焊盘出砂孔和捕捉焊盘，这是为了将过孔电容与信号/返回路径间的回路电感设法匹配，使过孔阻抗和传输线阻抗尽量一致。这样可使上升边最小化。

信号路径和返回路径间过孔的总电容为：

Cvia=Lvia/Z0*Z0;

如果过孔所在线条的特性阻抗是50，而信号过孔和返回路径的总回路电感为0.3nh-六层板的典型值，那么过孔的总电容应该为Cvia=0.3/2500=0.12pf。此电容应分布在过孔的顶底表面之间，然而大多数制成的过孔都大于这个值。

总的来说，按典型尺寸制作的捕获焊盘的顶面，底面，其过孔电容量一般会过大，如果过孔被设计成最小的焊盘加上特大的出砂孔，则过孔将与传输线阻抗匹配得很好，并能减少上升边的退化。(查些资料吧)

如果介质厚度允许改变以使线阻抗维持不变，则信号线条宽度就是造成导线损耗和衰减的主导因素。增加线宽将降低导线损耗。但是要增加线宽，也必须同时加大介质厚度。这种办法呢常常是不现实的，从而也限制了可用线条的宽度。

随着介质损耗逐渐站了主导地位，把线条变得过宽可能收效甚微。

若将过孔优化并使线宽保持在10mil以下，那么其他能调节衰减的唯一因素就是叠层材料的耗散因子。

预加重和均衡化

我们可以在最初的信号中加入额外的高频分量，以便在边沿达到远端时高频分量衰减的和低频分量一样。这被称为预加重。

具有高频分量的快速上升边比慢速上升边衰减的多，这样我们事先去掉一些

低频分量，对于剩余的那些高频分量而言频谱就得到了均横。

二两个或多个网络间的串扰

传输线的串扰

噪声容限通常占信号电压摆幅的15%，在这15%中，大约有1/3的信号即摆幅的5%是与串扰有关，如果信号摆幅是3.3v，则所分配的最大串扰是160mv。

然而不幸的是，电路板上一般导线产生的噪声通常大于信号电压摆幅的5% 叠加的原则

认为动态线耦合到静态线上的噪声电压和静态线上的电压无关。

如果静态线的每一边都有一条动态线，并且每条动态线耦合到静态线上的噪声是相同的，则每一对线之间的最大可允许噪声为1/2*5%=2.5%

对于总线的拓扑结构，所有的攻击线都会耦合到静态线，就合成一个最坏情况的耦合噪声，如果将计算出的最坏情况进行分解，就可以给出其中一条线和静态线之间的可允许耦合噪声

耦合源：

当信号传播时，信号路径和返回路径之间将产生电力线，围绕在信号路径和返回路径周围也有磁力线圈。这些场并不是被限制在信号路径和返回路径之间的空间内，相反他们会延伸到周围空间。我们将之称为边缘场。(注释26)

系统中任何两个网络之间，总会有边缘场产生的容性耦合和感性耦合，把耦合电容和耦合电感称为互容和互感。

当返回路径是很宽的均匀平面时，如电路板上的大多数耦合传输线，容性耦合电流和感性耦合电流大约相同，在预测串扰时这两个必须同时考虑到。

当返回平面不是很宽的均匀平面时，而是封转中的单个引线或者接插件中的单个引脚，这种情况下，感性耦合电流将远大于容性耦合电流。这时噪声的行为主要由感性耦合电流决定。

传输线上的串扰：NEXT(近端串扰)和FEXT(远端串扰)(注释27)

在50欧姆的微带线，传输线长大约4英尺，两线间距和线宽相等的情况下，两条线均良好端接的情况下：

近端串扰约是入射信号的6.5%

远端串扰比较恐怖，远端串扰能占到信号的30%

减少近端串扰减少的办法是加大线条间间距和带上地保护

减少远端串扰的办法是：减少耦合长度，增加上升时间和加大线条距离 描述串扰(注释28)

广泛应用于描述耦合的模型是运用n节集总参数电路模型来描述。这种模型中，两条传输线都用n节集总电路模型来描述，他们之间的耦合用互容和互感元件来描述。每节中耦合电容可以通过在信号路径之间加入电容来表示，同理耦合电感可以在各个回路电感之间加入互感来表示。

用单位长度电容和单位长度电感来表示

SPICE电容矩阵：(注释29)

电容矩阵中，对角线元素是信号路径和返回路径之间的电容，非对角元素是耦合电容，即互容。对于均匀传输线而言，每个矩阵元素都是单位长度电容，其单位是pf/in

在耦合传输线上，常常将非对角线元素的大小与对角线元素做比较。当线宽等于线间距时，相邻线间的相对耦合约为5%，而隔了一条线后，两条导线的相对耦合则小于0.6%，这是一个有用的经验值。

利用Maxwel电容矩阵和二维场求解器(注释30)

当间距大于两条线的宽度或者是介质厚度的4倍时，相邻导线的存在对SPICE电容矩阵对角元素影响非常小。

电感矩阵(注释31)

均匀传输线上的串扰和饱和长度

当信号沿动态线传播时，他将感受到连接到静态线的互容和互感。然而仅在信号边沿附近的区域，即dV/dt或者dI/dt的区域，才有耦合噪声电流流到静态线上，

信号前沿可以看做沿着导线移动的电流源，在每一时刻，流经互容得总电流为：

Ic=Cm*dV/dt

其中：

Ic表示从动态线流到静态线上的容性耦合噪声电流

V表示信号电压

Cm表示上升时间的空间延伸长度上的耦合互容

总耦合电容就是上升时间空间延伸长度上的电容

Cm=Cml*v*RT;

RT表示信号上升时间

v表示信号传播速度

Cml单位长度互容

则注入到静态线上的瞬时容性耦合电流总量为：

Ic=Cml*v*RT*V/RT=Cml*v*V

其中：Ic表示从动态线流到静态线上的容性耦合噪声电流

Cml表示单位长度互容(C12)

V表示信号电压

v表示信号传播速度

RT表示信号上升时间

通过同样分析，静态线上互感中感应的瞬时电压为：

Vl=Lml*v*I

Vl表示从动态线到静态线上的感应耦合噪声电压

I表示动态线上的信号电流

Lml表示单位长度的互感

静态线上的耦合噪声有四个很重要的性质

1. 瞬时耦合电压噪声值和电流噪声值取决于信号的强度。信号的电压和

电流越大，瞬时耦合噪声值越大。

2. 瞬时耦合电压噪声值和电流噪声值取决于以单位长度互容和单位长

度互感为度量的单位长度耦合量。如果随着导线靠近，单位长度耦合

增加，则瞬时耦合噪声也将增加。

速度越快，瞬时耦合总电流越大。这是因为速度越快，上升时间的空

间延伸越长，任一时刻发生耦合的区域也越长。但是记住电流密度不

变。

4. 令人惊讶的是，信号的上升时间并不总影响总的瞬时耦合噪声电压和

电流。虽然较短的上升时间会使单个互容或互感元件的耦合噪声增

加，但是上升时间越短，前沿的空间拓展也越短，任一时刻发生耦合

的总互容和总互感就越小。

当耦合区域长于前沿的空间延伸，瞬时耦合噪声将达到饱和，即达到一个稳定值。这时前沿沿导线传播时时，它就相当于一个恒流源。(注释31)

如果信号上升时间是1ns，传输线是FR4组成的，则速度大约是6in/ns,饱和长度是1ns*6in/ns。对于较短的上升时间而言，饱和长度通常小于典型的互联线长度，所以近端耦合和长度无关。

近端耦合电流(注释32)

当信号从驱动器输出时，有一些容性耦合电流流入静态线，其中一半向后流回近端，另一半向前流动。流经静态线近端端接电阻的电流将做正向流动，即从信号路径流到返回路径。随着驱动器输出信号出现的上升边，此时电流从电压0v开始，将逐步上升。当信号前沿沿着传输线前进时，后向流动的容性耦合噪声电流以恒定的速度持续流回到近端，这就像是动态信号留下了一个追随其后的连续和稳定的电流。

当前沿传输了一个饱和长度后，近端的电流将达到一个稳定值。而动态线上的信号到达远端端接电阻后，就不在有耦合噪声电流，但是静态线上还是有后向电流流向静态线的近端，就像是动态信号留下了一个追随其后的连续和稳定的电流。当前沿传输了一个饱和长度后，近端的电流将达到一个稳定值。而当动态线上的信号到达远端端接电阻后，就不在有耦合噪声电流，但是静态线上还有后向电流流向静态线的近端，这段额外时间等于时延TD.

近端的容性耦合饱和电流的幅度为：

Ic=1/4*v*V*Cml

其中：

Ic表示静态线的近端容性耦合饱和噪声电流

Cml表示单位长度的互容

V表示电压

v表示信号传播速度

在一半容性耦合噪声电流流回近端及信号沿动态线向前传输的同时，另一半容性耦合噪声电流也沿导线向前流动。静态线上的前向电流向远端移动的速度和动态线上的信号前沿向远端传播的速度相同，前向噪声电流就像是对动态信号做冲浪运动一样，在静态线上没走一步，一半噪声电流就会叠加在已经存在的沿线噪声上。

Ic=0.5*Cml*Len*V/RT

其中：Ic表示从动态线流到静态线上的容性耦合噪声电流

RT上升时间

V信号电压

远端容性耦合电流的幅度直接与单位长度的互容和这对线的耦合长度成正比，而与上升时间成反比。上升时间越短，远端的噪声电流就越大。

感性耦合电流(注释33) 3.

沿后向传输时，电流回路是从信号路径到返回路径。这点和容性电流耦合方向相同，所以近端的容性耦合噪声和感性耦合噪声是叠加在一起的。

沿正向传播时，静态线上的电流回路是从返回路径流到信号路径的，而容性耦合电流时反向流动的。所以但耦合电流到达静态线远端的端接电阻时，流经电阻的精电流是容性耦合电流和感性耦合电流的差值。

后向感性耦合电流与容性噪声电流的特征非常相似，他从零开始，然后随着驱动器的输出信号上升。当信号传播长度超过饱和长度时，后向电流达到稳定。信号的边沿是感性耦合电流的根源。

向前的过程和容性耦合相似，只是方向反了

近端串扰的四个重要特征

1. 如果耦合长度大于饱和长度，噪声电压将达到一个稳定值。这个电压

幅度定义为近端串扰。

2. 如果耦合长度比饱和长度短，电压峰值将小于NEXT。实际的噪声电

压峰值与耦合长度和饱和长度的比值成比例。

3. 近端噪声持续时间为2*TD,如果耦合区域的时延是1ns，则近端噪声

持续2ns

4. 近端噪声是由信号的上升沿引起的

NEXT(近端串扰)的幅值与互感和互容的关系

NEXT=Vb/Va=IKb=1/4*(Cml/Cl+Lml/Ll)

NEXT表示近端串扰系数

Vb表示静态线上的后向噪声电压

Va表示动态线上的信号电压

Kb后向串扰系数

Cml表示单位长度的互容pf/in

Cl表示信号路径上的单位长度电容，pf/in

Lml表示单位长度互感 nh/in

Ll信号路径上单位长度的电感 nh/in

噪声预算中分配的最大可允许串扰大约是信号的5%，如果静态线是总线的一部分，则静态线近端噪声可能会提高到一般情况下的2.1倍。这是静态线两边导线和较远导线产生的噪声叠加在一起的效果。这要求信号线的间距应该足够大以使只有两根相邻导线时近端噪声小于2%

信号路径之间的边对边距离应该至少是线宽的两倍。

(注释34)

远端串扰的四个重要特征：(注释35)

1. 直到信号输入TD后才会出现，噪声在静态线上的传播速度与信号的速度相等

2. 产生的噪声脉冲宽度等于上升时间。

3. 远端噪声的峰值与耦合长度成比例，耦合长度怎加，噪声峰值将增加。

4. FEXT系数是对远端噪声峰值电压的测量：

FEXT=Vf/Va=len/RT*( Cml/Cl-Lml/Ll)*(1/2v)

其中v表示线上信号的传输速度

len表示两条线之间的耦合区域长度

如果所有导线周围的介质材料是同质的，而且是均匀分布的，如完全嵌入式微带线或者两条耦合带状线，则相对容性耦合和相对感性耦合是完全相同的(即：Cml/Cl-Lml/Ll)。在这种结构中不会出现远端串扰。

如果介质材料有不同质的现象，根据信号路径和返回路径之间具体的电压模式，电力线就会经过不同的有效阶电常数，相对容性耦合和相对感性耦合就不相等，这将引起远端噪声。

(注释36)

在注释36中如果将微带线上边的介质去掉，相对感性耦合将会保持不变，因为电感和介质材料完全无关。然而电容项会受到介质分布的影响。从注释中可以看出虽然当导线上边的介质厚度减少时，与返回路径之间的电容回减少，但是只是减少了相对来说非常小的量，而耦合电容则减少了很多。耦合电容Cml与信号路径之间耦合场最强区域的阶电常数有非常密切的关系。当顶层去掉后，耦合电容明显减少。

将FEXT重新写为：FEXT=Vf/Va=(len/RT*v)*v*kf=TD/RT*v*kf

其中：v*kf=0.5*(Cml/Cl-Lml/Ll)

(注释37)

若FR4中两条50欧姆的微带线之间的距离可以制造的最小距离，即间距等于线宽，则远端串扰噪声为：4%*TD/RT，这是一个很好的经验法则。

(注释38)减少远端噪声的一个重要方法就是增加相邻路径之间的距离，注释38中给了不同间距时的耦合状况。

减少远端串扰：

1. 增加信号路径之间的距离，把间距从1*w，变成3*w，可以使远端串

扰减少65%。然而互联线的密度也将降低，电路板的费用将升高。

2. 减少耦合长度，例如如果上升时间是0.5ns,耦合长度即TD小于

0.1ns，则远端噪声就小于4%*0.1/0.5=0.8%。在BGA或者接插件下

面的紧密耦合区，如果耦合长度可以控制的很短，那么就仍然可以满

足要求。在大并行布线长度，在许多布线工具里都被看成是约束文件

中的一项。

3. 在表面导线上方加介质材料，当需要表面布线而且耦合长度不能减少

时，在导线上方铺上介质材料涂层可以减少远端噪声。在导线上方加

和涂层可以减少远端串扰，但是注意的是加图层会增加近端耦合以及

减小特征阻抗。(注释39)

4. 将敏感线布成带状线，如果远端有问题那么减少远端噪声最为稳妥的

方法就是把敏感线布成带状线。

布防护线：(注释40)

通常情况下，使用防护线可以明显减少串扰，但是只有设计和匹配正确时这才是有效的。

防护布线可以使用在微带线和带状线结构中，但是微带线中的防护布线作用不是特别大(其实也不小了，相对而言罢)。

对下面三种情况作比较：

1. 间距很近的两条微带线，线宽和间距均为5mil

2. 将间距增大到可以加入防护布线的最小距离(15mil)

3. 将间距增大到15mil，并加入防护布线

导线间距最小时，峰值噪声是130mv,约为4%。仅把导线间距增大到可以加入防护布线的宽度，噪声就减少到39mv，即为1.2%，这大约减少了75%。当加入防护布线并使其浮空开路时，我们看到静态线上的噪声稍微增加了一点。

但是如果在防护布线两端连上50欧姆端接电阻，噪声将大约减少到25mv，即

0.75%，如果把防护布线两端短路，则静态线上的噪声会减少到22mv，即约为0.66%。

加大间距可以的到很多好处，噪声可以减少到1/4。加入防护布线并使其两端短路，噪声就可以在减少1/2。

防护布线引起非对角元素幅度的减小仅仅与几何结构有关系，而与防护布线和返回路径的电气连接方式无关，这说明防护布线总是有好处的。但是，防护布线可以看做是另一条信号线，噪声从攻击线耦合到防护布线上，防护布线上的这个噪声可以再次耦合到静态线上。防护布线产生的可以耦合到静态线上的噪声值和防护布线的端接方式有关系。

如果防护布线开路，这时防护布线上产生的噪声是最大的(反射系数是1的原因)。如果每一端都用50欧姆端接，则产生的噪声会少些，而短路时效果最好了(反射系数是-1)。因为这意味着防护布线上的后向传输的大部分近端噪声，与同时存在的前向传输的负反射近端噪生相抵消。

防护布线的短接将消除沿防护布线可能出现的任何近端噪声。

防护布线上也有前向远端噪声，而且此噪声持续向前移动直到它达到防护布线的远端短路处。在这一点，它反射回去，且反射系数为-1。就在防护布线的最远端，静噪声将为0。因为这里是短路的。但是，反射的远端噪声将继续向防护布线的近端传输。如果只是将防护布线的两端短路，防护布线上的远端噪声就在两端来回反射，对于一个要保护的受害线而言，就像一个潜在的噪声源，如果防护线是无损的，则远端噪声就在防护布线上来回迅速的移动。就像是一个把噪声耦合到受害线上的小噪声源。

防护布线上的短路过孔之间的间距对防护布线上产生的电压噪声的影响有两种方式。防护布线上的远端噪声只是在过孔之间的区域产生。间距越短，防护布线上产生的最大远端噪声就越小。过孔越多，防护布线上的远端噪声就越小。过孔越多，防护布线上的远端噪声就越小。这意味这可以耦合到受害线上的噪声就减少。沿防护线增加多个过孔，可以减少防护布线上产生的远端噪声值。这些过孔不影响从攻击线直接耦合到受害线的噪声，他们只是抑制防护布线上产生的噪声电压。(注释41)

经验法制：短路过孔应当沿防护线分布开。在信号上升时间的空间延伸里至少有三个过孔。这将保证使远端噪声和负反射重叠在一起，从而使防护布线上的噪声电压相互抵消。

如果上升时间为1ns。则空间延伸为1ns*6in/ns，短路过孔之间的间距为6in/3=2in.

当然当高隔离度很重要时，带状线上耦合到静态线上的噪声会小的多。所以通常使用带状线，在带状线结构中，远端噪声非常的少，沿防护线分布短路过孔的必要性也小。

(注释42)

用一种微妙的方式，减少介电常数可以降低串扰阻抗，但这是间接作用，对于相同的期望阻抗，较低的阶电常数允许信号路径和返回路径之间有更小的间距，这意味着产生的串扰较低(C11变大了)。

(注释43)

注释43中给出了两种不同阶电常数的情况下，5mil宽的带状线的特征阻抗随平面之间距离的变化情况。如果设计使用介电常数为4.5的叠层(FR4),然后换为3.5(如聚酰亚胺)为了使特征阻抗保持50欧姆，两平面间距离应从14mil

减少到11.4mil。如果5mil线宽之间的间距仍保持5mil，近端串扰将从7.5%减少到5.2%。

在带状线中，确实如此。受害线上的信号速度与附近任何攻击线上的信号无关，而且串扰对时序也没有影响。

但在微带线上，串扰和时序之间有着微妙的相互作用。这是由于介质材料的不对称和边沿场的不相同而共同造成的。(注释44)

假设有三条相距很近的10in长的微带信号线，间距和每条线宽均为5mil。其中最外边为攻击线，中心为受害线。当动态线上没信号时，受害线上的时延为

1.6ns。

当攻击线的开关与受害线上的信号方向相反时，受害线和攻击线之间将有很强的场，许多电力线在介电常数较小的空气中。这时，受害线受到的有效阶电常数有一大部分是源于空气，与攻击线关闭的时候相比，有效阶电常数小了。从而使速度增加，时延减少。

攻击线和受害线的开关方向相同时，每条线都有相同的电位，空气中几乎没有电力线，绝大多数电力线是在体材料中，这说明受害线受到的有效阶电常数更大些。从而使速度降低，时延增加。

开关噪声：

如果返回路径不是均匀的平面或介质材料非常的不均匀的时候，增加的感性耦合比容性耦合高很多，这时噪声主要由回路电感造成。这通常发生在互联线很小的区域。可以用单个集总互感来模拟耦合。互感占主导地位的噪声称为开关噪声。并且当返回路径公用时会出现地弹现象，减少地弹从下面几个角度入手：

1.增加返回路径的数量，使他们没有公用的返回路径；

2．增加返回路径的宽度，并减少长度，使之局部自感最小;

3.将每一个信号路径靠近它的返回路径以增加他们的互感

然而即使没有公用返回路径，但互感占主导地位时，两个或多个信号/返回路径之间也依然存在串扰。接插件和封装中的回路互感通常是他们实现高速性能时的制约因素。

使用一个简单的模型就可以估算出两个信号/返回回路之间的回路互感是否太大。当一个信号经过接插件的一对引脚时，回路中的电流会突然在波前处发生变化。由于两个回路之间存在互感，电流的变化引起相邻的静态回路感应出电压噪声：

Vn=Lm*Va/RT*Z0

Vn表示静态回路上的电压噪声

Lm表示动态回路和静态回路之间的互感

Ia表示动态回路上的变化的电流

Z0表示动态回路和静态回路上的信号受到的典型阻抗

Va表示动态回路上的电压信号

RT表示信号的上升时间

允许的开关噪声值与噪声预算中分配的噪声有关，这个值可能被限制在5%-10%之间。

如果规定了最大可允许开关噪声，就可以定义动态网络和静态网络之间的最大可容性回路电感。这个最大可容性的回路电感为：

Lm=(Vn/Va)*RT*Z0;

其中：Vn表示静态回路上的电压噪声

Lm表示动态回路和静态回路之间的互感

Ia表示动态回路上的变化的电流

Z0表示动态回路和静态回路上的信号受到的典型阻抗

Va表示动态回路上的电压信号

RT表示信号的上升时间

随着上升时间的减小最大可允许的回路电感也减小。

影响回路互感的最主要原因是回路长度，减少回路长度，互感也将减少。 影响回路互感的第二个因素是回路之间的间距。增加间距，互感也减小。 影响回路互感的第三个因素是每个回路中信号路径和返回路径的接近程度，将信号靠近回路的信号路径将减少它的阻抗。一般来讲信号路径阻抗减少，开关噪声也减少。

串扰不可能完全消除，只能尽量减少。通常减少串扰的设计从以下几个方面考虑

1. 增加信号路径之间的距离

2. 用平面做返回路径

3. 使耦合长度尽量的短

4. 在带状线层布线

5. 减少信号路径的特征阻抗

6. 使用阶电常数较低的叠层

7. 在封装和接插件中不要共用返回引脚

8. 使用两端和整条线上都有过孔的防护线

差分对与差分阻抗：

差分信号传输和单端信号相比有很多优点，如下：

1. 输出驱动的dI/dt会比单端信号线上大幅降低，从而减少了轨道塌陷

和潜在的电磁干扰

2. 与单端放大器相比，接收器中的差分放大器有着更高的增益

3. 差分信号在一对紧密耦合的差分对中传输，对返回路径中的串扰和突

变的适应性较好。

4. 因为每个信号都有自己的回路，所以差分信号通过接插件或封装时，

不易受到开关噪声的干扰

5. 使用价格低廉的双绞线即可实现较远距离差分信号的传输

(注释45)

Vdiff=V1-V2;

Vdiff表示差分信号

V1表示线1相对于共用返回路径的信号电压

V2表示线2相对于共用返回路径的信号电压

Vcomm=0.5*(V1+V2);

而用差分电压和共模电压每个单路信号又可以表示为：

V1=Vcomm+0.5*Vdiff

V2=Vcomm-0.5*Vdiff

通常认为共模信号是恒定不变的。共模信号通常不携带信息，因此不会影响信号完整性和系统性能。但是：

1. 如果共模信号电压过高，就会使差分接收器的输入放大器饱和，使之不

能准确的读入差分信号。

2. 如果在同轴线缆中有变化的共模信号，他将会潜在的引起过量的EMI 虽然说从理论上来说任意两个传输线都可以构成一个差分对，但有五种特性将会优化大带宽差分信号的传输性能

1. 差分对最重要的性质就是它的横截面积是恒定不变的，而且对差分信号有一个恒定的阻抗。这些特性都会保证反射和失真达到最小。

2. 差分对第二个重要的性质就是每根线上的时延是相同的，从而确保了差分信号边沿的陡峭。两条传输线上的任何时延差或错位都会使部分差分信号变成共模信号。

3. 两条传输线要完全相同，线的宽度和两条线间的介质间距也完全相同。这种特性叫做对称性。两条线不能有任何的不对称，如果一根线上有测试焊盘而另一根没有，或是一根线上出现了凹槽而另一根却没有，这种不对称会使差分信号变成共模信号。

4. 传输线的长度也必须完全相同。线的总长度完全相同能保证传输线的时延相同，使错位最小。

5. 差分对的两条传输线间不一定有耦合，但是没有耦合将导致差分对对抗噪声的能力下降，与单端信号相比，差分对信号在耦合差分线上传输时较少受到其他动态网络的噪声干扰。线间耦合程度越强，差分信号就越不容易受到突变和不理想状况的影响。

每种模态的速度及远端串扰

信号沿传输线的传输速度是由电力线穿过的介质的有效阶电常数来决定的。有效阶电常数越大，传播速度越慢，以该模态传输的信号的时延就越大，以带状线为例子，导体周围的介质材料是均匀的。对于电力线来说，有效阶电常数总等于体阶电常数，而与电压模式无关。在带状线中奇模和偶模的速度是一样的。

但是在微带线中将有所不同。对于电力线而言，阶电常数是一个复合值，它一部分处于介质材料中，一部分处于空气中。在奇模的方式下，多数电力线位于空气中；在偶模的方式下，多数电力线位于体材料中。由于这个愿因，奇模信号比偶模信号有一个稍微小一个的有效介质常数，因此传输更快。(注释57)

在边缘耦合微带线中，差分信号激励奇模传输而共模信号激励偶模传输，所以差分信号比共模信号的传播速度要快。在注释57中，在间距最小的情况下，奇模的速度是7.4in/ns,而偶模的速度是6.8in/ns。对于一个10in的长互联线而言，奇模信号的时延是TDodd=10in/7.4in/ns=1.35ns。而偶模信号的时延是TDeven=10in/6.8in/ns=1.47ns。

奇模和偶模的传播时间差了120ps，看起来毫不起眼，但就是它给单端耦合传输线的远端带来了串扰。

(注释58)

假设差分对的一根传输线加上0V到1V跳变的电压，另一根接0V。这就等同于给信号线1接单端信号，信号线2接零电位。信号线1为攻击，线2为受害线。可将次电压模式等效为以奇模方式传播的差分信号和仪偶模方式传播的共模信号。

像带状线这类拥有同质介质的导线中，奇模和偶模信号以相同的速度传播。这两种信号将同时达到信号线的另一端。他们在那里可以毫无失真的重新组合成原来加在差分对上的信号，这种情况下不存在远端串扰。

如果信号前沿是斜线型，可以估算出由于两种信号分量的时延不同而引起的

远端噪声。

ΔT=Len/Veven-Len/Vodd;

Vf=1/2*V1*Len/RT*(1/Vodd-1/Veven);

式中：

Vf表示受害线2的远端电压峰值

V1表示攻击线1的电压

Len表示耦合区域长度

RT表示信号的上升时间

ΔT表示差分信号和共模信号的到达时间差

Veven表示信号以偶模方式传播时的传输速度

Vodd表示信号以奇模方式传播时的传播速度

只要差分信号和共模信号的时延差小于信号的上升时间，远端的噪声就会随耦合长度的增加而增加。但若这个时延差大于信号的上升时间，远端噪声就会在差分信号的幅值0.5V出饱和。

饱和传输线的长度为：

Lensat=-RT/(1/Vodd-1/Veven);

一对耦合传输线可以看做是两条之间存在耦合的单端传输线，正是这些耦合给两条信号线带来串扰，或者看做奇模和偶模特征阻抗及奇模偶模速度的差分对。这两种观点等价啊。

在前面我们提到了一对耦合传输线上的近端后向噪声Vb和远端前向噪声Vf，其关系为：

Vb=Va*kb

Vf=Va*Len*kf/RT

式中：Vb表示后向噪声

Vf表示前向噪声

Va表示动态线电压

kb表示后向串扰系数

kf表示前向串扰系数

Len表示耦合区域的长度

RT表示信号的上升时间

从差分对的观点而言，串扰系数为：

kb=0.5*(Zeven-Zodd)/(Zeven+Zodd)

kf=0.5*(1/Vodd-1/Veven)

近端噪声是奇模特征阻抗和偶模特征阻抗的之差的直接度量。两信号线间距越大，奇模阻抗和偶模阻抗的差就越小，耦合度也就越小。当两信号线间距相当大时，两信号线不存在相互作用，一根信号的特征阻抗的大小与另一根线上的信号无关。奇模阻抗和偶模阻抗相同，近端和远端噪声系数为零。

差分对中的串扰：(注释65)

如果我们将一根单端的信号线靠近差分对，那么由于来自动态单端线的耦合，差分对的两条信号线中都会出现信号电压。两条线中极性相同，但是幅度不同。差分对中离动态线近的那条会有较大的噪声。差分对的耦合越大，在两信号线中产生的噪声越趋于相同。差分噪声也就越小。从注释中可以看出弱耦合受害差分对中的差分噪声约为1.3%，强耦合差分对中的差分噪声是其一半。也就是说紧密耦合可以使串扰减少一半。但是比较悲剧的是相对于弱耦合强耦合的共模

噪声要大一些。强耦合时(间距等于线宽)共模为2.1%，弱耦合间距等于线宽两倍共模噪声为1.5%。

来自另一个差分对的耦合差分噪声要稍小于来自单端信号的耦合差分噪声。(注释66)。这时强弱耦合的差别不是很大。粗略的估计一下，差分噪声小于供给差分对差分信号的1%。共模噪声小于2%。

四来自整个系统中的电磁干扰和辐射

差分信号向共模信号的转换：

在差分传输中，所有信息都是由差分信号来传送。保持差分信号的质量十分重要。实现时要注意使用一下几个原则：

1. 使用可控差分阻抗

2. 使差分对的突变最小化

3. 在远端端接差分信号

此外，信号线间的不对称和驱动器之间的错位也会引起差分信号的失真。 (注释62)

通常，错位应当保持在上升时间的20%以内，这样才不会引起附加的时延，使差分信号失真。任何错位都将影响到时序容限。

为了把错位保持在上升时间的20%以内，要求线长度偏差在上升沿空间拓展的20%以内。这种情况下对信号总长度匹配要求是：

ΔL=0.2*RT*v

式中：

RT表示信号的上升时间

v表示信号的传播速度

ΔL两条信号线的最大可允许偏差

如果上升时间是100ps，那么两信号线的最大长度偏差应当小于100mil(小于3毫米)。

还有一些其他方面的不对称因素也会潜在的引起差分信号的失真。总的来说，如果某些因素影响了差分对的一根信号线而没有影响另一根，那么差分信号就会因此而失真。例如一根线感受到了一个测试焊盘而产生了一个容性负载，但另一根没有，那么差分信号就会失真。如下注释(注释63)

毕竟典型的差分接收器都有很大的共模抑制比，或称为CMRR。但是共模信号能显著的增加EMI.要设法使从机壳缝隙或电缆中露出的共模信号降到最低，这个很关键。

EMI和共模信号(注释64)

产生差分信号的电路板上，共模信号经板上的返回平面返回。但是当信号从电路板上切换到双绞线上时，并没有到电路板上返回平面的直接连接。

事实上，无屏蔽双绞线的共模信号返回路径是地或其他邻近的导体，信号与最近的导体表面耦合通常小于邻近的信号路径之间的耦合。所以共模阻抗会很高。

共模信号在电路板上和双绞线上受到的阻抗可能会很不匹配。两个返回路径之间的链接就是任意一条电流可以找到的通路。在高频段，返回路径主要是由电路板的地-机架-地面杂散电容构成。一个仅仅1pf的电容在1G时就有约160欧

姆的阻抗

FCC的测试条件为3m，当频率超过16Mhz时正处于远场中。来自单极天线的远场电场强度为：

E=4*π*f*Icomm*Len*(10﹣7)/R

Icomm表示双绞线的共模电流，单位是A

Vcomm表示加在双绞线上的共模信号

E表示距离信号R处的电场强度，单位V/m

f表示共模分量的频率

Len表示产生辐射的双绞线长度

R表示电场强度测试点和双绞线的间距，单位m

例如，如果共模信号为100mv，双绞线的共模阻抗是200欧姆，那么共模电流大小为0.5mA。如果双绞线长1m。我们测量点距双绞线3m，那么100MHz的辐射场强为：

E=20000μV/m

这是FCC中规定的100倍。

有三种技术可以减少双绞线电缆中的辐射：

1. 将差分对中的不对称和驱动器之间的错位降到最低，从而差分向共模信号的转化降到最低。

2. 使用屏蔽双绞线，用屏蔽层做共模电流的返回路径。如果将屏蔽层连接到机架的地板，共模信号的返回电流就会在屏蔽层中流动，此时共模信号就会在这种同轴结构内流动，从双绞线的中心的电缆流出，在流入屏蔽层，在这种结构下不会出现外部的电场或磁场，共模电流不会向外辐射，此时需要在屏蔽层与机架地板之间有一个代感抗的连接。这样共模返回电流就能保持一种同轴结构的分布。

3. 用添加共模扼流圈的办法来增大共模电流路径的阻抗。

共模扼流圈对共模信号呈现出高阻性，对差分信号阻抗很小。固用共模扼流圈来抑制共模电流。

铁氧体是常用的共模扼流圈，另一种是将双绞线对绕成一个线圈，有时还会插入一个铁氧体芯。

四来自整个系统中的电磁干扰和辐射

电源供电轨道的塌陷实际上和电源分布系统(PDS)的阻抗有关。系统中必然流动着一定的电流量以供给所有的芯片，并且由于在电源和地之间存在着阻抗，所以当芯片电流切换时，就会形成压降。这个压降意味着电源轨道和地轨道从正常值向下塌陷。

在实际的去耦合电容中，存在一个与电容自身形状和封装相关的电感，这个本证电感粗略估计为2nh并且很难使之再低了。在1G的情况下其阻抗为12欧姆。当电源和地分别串联时，我们希望阻抗尽可能的小。如低于0.1欧姆。所以12欧姆实在太大了。而实际的理想电容元件的阻抗在1G时是0.01欧姆。可见在高频电感元件将起主导作用。

插针电阻的带宽是500兆

SMT电阻的带宽是2G

IPD电阻的带宽是5G

经验法则，建和线的单位长度电阻大约是1Ω/in。常见的键合线长度0.1in。则

电阻典型值是0.1欧姆。

常见的有多层铜导体的PCB板中，铜的厚度用每平方英寸铜重量来表示。所以1盎司铜表示电路板上每平方英寸的铜重为1盎司。求的的1盎司铜的方块电阻为0.5mΩ/sq。(注释67)

阶电常数越大导体间的电容量越大。

阶电常数有时随频率变化而变化，例如从1k到10MHz，FR4的阶电常数就从4.8变化到了4.4。然而从1G到10G,FR4的阶电常数非常稳定。(注释68)

为了减小电源分布系统中的电压轨道塌陷，就要在电源和地之间加上多个去耦电容，在一定的时间δt内，电容C可以阻止电源的电压下降。如果芯片的功耗为P，则由于去耦电容的作用，电压下降达到电源电压5%的时间为：

Δt=C*0.05*V²/P

其中：

Δt表示电压下降量达到电源电压5%时的时间，单位是s

C表示去耦电容，单位是F

0.05表示允许的5%的电压下降量

P表示芯片的平均功耗，单位是W

V表示电源电压，单位是V

例如，若芯片的功耗是1W，去耦电容是1nf，电源电压是3.3伏，则电容提供的去耦时间是

Δt=1nf*0.05*3.3*3.3/1=0.5ns，这同要求的时间相比远远不够

通常需要足够大的去耦电容来提供至少5μs的时间，直到电源调节器能够提供足够的电流，对于这个例子，实际需要的去耦电容是1nf的10000倍，即10μF才可以。

在多层电路板中，电源平面和地平面是相邻的，于是就可以估算这两个平面间每平方英寸面积的电容。

C=ε0*εr*A/h

其中：

C表示电容量，单位是pf

A表示平面面积

h表示平面距离

ε0自由空间的阶电常数，为0.089pf/cm或者0.225pf/in

εr表示FR4的相对阶电常数，典型值是4

例如FR4，其阶电常数为4,1平方英寸的电容为C=0.225pf/in*4*1in ² /h≈1000pf/h.若电源和地平面间的电解质厚度为10mil(很常见的厚度)，则他们之间的电容仅仅为100pf/in²

若电路板上的ASIC占用的面积为4平方英寸，则单纯由电源平面和地平面的去耦电容仅仅为0.4nf。这比需要的10μF电容量，至少要差4个数量级。

一般来讲，虽然多层电路板中存在平面电容，但它太小了，在电源管理中起不到明显的作用，电源和地平面的实际作用就是为芯片和去耦电容提供低电感路径，而不是提供去耦电容，这将在以后说明。

还有一席做法是减少源地层的厚度并且使用高阶电常数的材料，最好的能做到14nf/in²

对于同轴电缆内导体和外导体间的单位长度电容的精确表示为：(注释69) Cl=2*ε0*εr*Π/ln(a/b)

Cl单位长度的电容

ε0自由空间的阶电常数，为0.089pf/cm或者0.225pf/in

εr表示绝缘材料的相对阶电常数

a表示内部信号导体半径

b表示外部返回路径的半径

以同轴电缆RG58为例子，最常见的同轴电缆

它的内外层导体的直径比为3，中间的材料是阶电常数为2.3的聚乙烯，则单位长度的电容为：

Cl=2*Π*2.3*0.225/ln(3)=2.9pf/in

微带线上单位长度电容：

Cl=0.67*(1.41+εr)/ln(7.5*h/w)

其中：Cl单位长度电容

εr表示绝缘材料的相对阶电常数

h表示介质厚度，单位mil

w表示线宽，单位mil

t表示导体的厚度

对于带状线

Cl=1.4*εr/ln(2.4*b/w)

Cl表示单位长度电容

εr表示绝缘材料的相对阶电常数

b表示介质总厚度，单位mil

w线宽

有效介电常数(注释70)

注释中显示，填充的介质材料是4，当线条很宽时，大部分电力线都在介质材料中，这时有效阶电常数接近于4。当线条很窄的时候大部分电力线在空中，此时有效介电常数小于3，这反映了阶电常数的空气影响。

有效电感，总电感或静电感和地弹。

(注释71)

对于注释71这种结构很常见的

如封装中相邻电源和地的建和线，在IC封装中可能是相邻的信号引脚和返回引脚，而在电路上可能是相邻平面和返回平面

电流回路中每个支路产生的电压噪声取决于该支路周围磁力线总匝数的变化速度。一条支路周围的磁力线总匝数是由该支路中电流产生的磁力线圈(局部自磁力线圈)和其他支路产生的磁力线圈(局部互磁力线圈)两部分组成。但是，两支路所产生的磁力线圈方向相反，所以这段回路周围的磁力线总匝数就是子磁力线圈和互磁力线圈的差值。当电流是1安时，为支路周围的磁力线圈总匝数赋予一个特殊的名称；有效电感，总电感或静电感。

假设两个支路a和b都有相应的局部自感，分别记为La和Lb；这两条支路存在互感记为Lab，那么Lb-Lab称为支路b的总电感，净电感或有效电感。有效电感决定了回路电流变化时支路两端感应电压的大小。如果第二条支路是返回路径，则称在该返回路径上产生的电压为地弹。返回路径上的地弹压降为： Vgb=(Lb-Lab)*dI/dt;

其中：

Vgb表示地弹电压

Lb-Lab=Ltotal表示回路总电感

为了减少地弹电压通常有两种做法

1．尽可能的减少回路电流的变化。这意味着减少边沿变化率和限制同时共用返回路径的信号的数目。这种方法很少用。

2．尽可能的减小Ltotal。减少返回路径的总电感从两个方面入手，减少支路的局部自感和增大两支路之间的局部互感。减少支路的局部

自感意味着返回路径尽可能的短和宽，(最好用平面)，增大返回路

径和初始路径的互感意味着使第一条支路与其返回路径尽可能的靠

近。

(注释72)

如果每一条键和线的直径均为1mil，长度均为100mil，其局部自感大约为2.5nh，当改变建和线的中心距离时，运用近似可以求之。

若中心距离S大于100mil,局部互感尚不如局部自感的10%，每条建和线的有效电感紧近似等于其各自的局部电感。但是当键和线之间的中心距离为5mil时，互感会明显增加。这时键和线的有效电感可以减少至1.3nh，降幅高于50%。有效电感越小，键和线两端的电压下降越低，芯片中的地弹电压噪声也就越低。 换一种情况，一根电源导线附近还有另一根电源导线，则第一根电源导线的净电感会是怎么样呢？

在这种情况下，由于临近引线产生的磁力线方向相同，互磁力线圈和自磁力线圈方向相同，二者是相互叠加的，所以其中一根电源导线的净电感为Ltotal=La+Lab。由于临近的引线产生的磁力线方向相同，所以还是要必须尽可能的减小引线之间的局部互感换而言之就是导线间距要尽可能大。

在电源分布系统中，减小任意一条支路净电感的常用设计规则就是：尽可能让同向平行电流之间的间距大于它们的长度。

这就是说，对于两条长度均为100mil的相邻键和线，如果他们都是电源线，那么它们中心距至少应为100mil。

在大功率芯片中经常使用双键和线，例如电源有两条线，每一个净电感假设是2nh，则两个并联就是1nh。

(注释73)

过孔是从去耦电容焊盘到下面的电源和地平面的，假设平面间的距离为20mil，过孔直径为10mil，那么每个电容焊盘使用多个并联的过孔是否有好处呢。 如果过孔的中心距S大于过孔长度，即S>20mil,则局部互感就非常的小，而且相互之间没有影响。每个过孔的净电感就等于各自的局部自感。若果从焊盘到下面的平面之间有多个过孔并联，等效电感就会减少，。若过孔的电流方向相反，则两过孔考的越近，每个过孔的有效电感越小。电流相同的过孔的中心距至少等于过孔的长度，相反的要小于过孔的长度。

(注释74)

对于整个回路的电感为：

Lloop=La+Lb-2*Lab;

减少回路的电感就必须减少Lab。

一个回路中两个支路的电流方向相反时，两条支路靠的越近，局部互感越大，回路电感就越小。如下注释。

当变化的电流经过PDS互联线的阻抗时就会引起电压的降，称之为轨道塌陷。

要使电流的变化引起的这个电压降最小，PDS的阻抗就要小于一定的值，这是尽管电流还在变化，但只要阻抗足够小，阻抗上的电压降会保持在允许的5%的波动范围内。

要使PDS的阻抗比较小，有两条设计原则：低频时，添加低阻抗的去耦电容；高频时，使去耦电容和芯片焊盘间的回路电感最小，以保持他们之间的阻抗低于一定值。

(注释75)

注释75是测量0603去耦电容的阻抗的曲线图，在低频时，就像理想电容器一样，阻抗随频率怎大而减小，但是随着频率的升高，从某一点起，串联回路的电感开始在阻抗起主要作用，改点的频率称为自谐振频率。大于自谐振频率后电容的阻抗和电容量无关，只与相应的回路电感有关。所以在高频时，如果要减少去耦电容的阻抗，就要减少与之相关的回路电感而不是怎加电容。

减小耦合电容的回路自感的最好方法有以下几种

1．使电源平面和地平面靠近电路板的表面层以缩短过孔；

2．使用尺寸较小的电容器

3．从电容器焊盘到过孔间的连线尽量短

4．将多个电容并联使用

平面是回路电感最小的一种互连结构

让去耦电容靠近高功耗芯片，可以把返回平面上的高频电流限制在芯片附近，并使之远离电路板上的I/O端口区域，这样就能驱使外部电缆中的共模电流和引起的EMI的地弹电压噪声减少。