![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA设计
向阳花木木
简介可真难想!啊!
展开
-
建立SOPC工程后软件编译时报错rwdata is not within region ram解决办法
问题描述:在建立SOPC工程时使用了片上的存储器(on chip memory)作为CPU(NIOS II)的程序和数据存储器,存储器的大小设置为4096,此时硬件编译能通过,在开发软件时,eclipse报错如下:c:/intelfpga/17.1/nios2eds/bin/gnu/h-x86_64-mingw32/bin/../lib/gcc/nios2-elf/5.3.0/../../../../../H-x86_64-mingw32/nios2-elf/bin/ld.exe: address 0原创 2020-06-04 14:46:04 · 2796 阅读 · 0 评论 -
Eclipse下载应用软件时出现Connected system ID hash not found on target at expected base address错误提示及其解决方法
问题描述:我是使用Quartus Prime Lite Edition上创建的NIOS II工程,编译后生成了带有时间限制的下载文件 *_time_limited.sof(工程中使用了未授权的IP),所以我更换软件为Quartus Prime Standard Edition(已破解),将之前建立的NIOS II工程添加到标准版Quartus软件中,继续开发Eclipse用户软件,此时可生成正常的下载文件*.sof,...原创 2020-05-29 19:20:30 · 3204 阅读 · 0 评论 -
FPGA+DAC实现DDS信号发生
一、DDS:(Direct Digital Synthesis,直接数字频率合成技术),可用于生成不同频率的、不同波形的信号。在FPGA内部初始化一个ROM,用来保存波形数据,然后按照一定频率将ROM中的数据输出到DAC就行。二、生成.mif文件,用来初始化ROM1、生成.mif的方法:Quartus自带的工具(File--New--Memory Initialization File...原创 2020-01-16 12:25:21 · 3202 阅读 · 0 评论 -
FPGA实现的SDRAM驱动
SDRAM的时序分析以及仿真和实测。一、SDRAM 简介SDRAM 同步动态随机存储器(Synchronous Dynamic Random Access Memory)。SDRAM 的时钟频率能达到100MHz以上,主要用于程序的运行空间、大数据存储等;Memory工作需要同步时钟,又由于信息存放在电容上,所以需要不断地刷新来维持当前保存的数据。SDRAM 通常有多个逻辑BANK(L-B...原创 2019-04-14 00:20:14 · 4243 阅读 · 1 评论 -
Quartus编译时出现Verilog HDL assignment warning: truncated value with size 32 to match size of target 20
Quartus中编译出现警告:truncated value with size 32 to match size of target 20,表明在警告指定位置处出现位宽不一致的情况,编译时会将32bit截断至目标的20bit。比如:reg [19:0] cnt_6ms;cnt_6ms <= cnt_6ms +1;个人认为这里的“1”默认的是32位,而cnt_6ms 定义的是2...原创 2019-06-24 10:02:41 · 7236 阅读 · 0 评论