Quartus编译时出现Verilog HDL assignment warning: truncated value with size 32 to match size of target 20

Quartus中编译出现警告： truncated value with size 32 to match size of target 20，表明在警告指定位置处出现位宽不一致的情况，编译时会将32bit截断至目标的20bit。

比如：

reg [19:0] cnt_6ms;

cnt_6ms <= cnt_6ms +1;个人认为这里的“1”默认的是32位，而cnt_6ms 定义的是20位，所以会截断“1”至20位。

解决方法：指定“1”的位宽，cnt_6ms <= cnt_6ms +1'b1。