JESD204B 协议对大部分转换器的支持,通过单个或者多个串行链路实现,并且为了满足特定的数据吞吐量,每条链路由一个或多个通道组成,每个通道中都含有用来对齐和同步的信息。通过同步和对齐功能,可以在接收端还原出原本的数据结构。尽管JESD204B 协议允许有多个转换器,但逻辑设备只能有一个。除了对转换器的支持,也可以应用于任何在设备间传输实时数据的系统。下面将对几种典型的应用配置进行说明。
【JESD204系列】四、JESD204B实现类型1. 单ADC/DAC 应用
单个ADC 和逻辑设备之间的通信是JESD204B 接口最典型的应用实现,如图1所示。在这种配置下,每个转换器设备可以包含一到多个ADC 核,根据设备时钟生成帧时钟,并以此作为采样时钟。转换器通过JESD204B 发送模块对数据进行一系列处理,并经由一到多个通道将数据发送到接收端。在接收端的逻辑设备通过JESD204B 接收模块,对收到的数据进行一系列处理,从而得到转换器的原始数据。如果是多通道传输,那么接收模块还要对实现各个通道之间的对齐。
2. 多ADC/DAC 应用
多个转换器和单个逻辑设备之间使用一或多个链路的通信方式,如下图2所示。通过使用逻辑设备发出的SYNC~ 信号,逻辑设备可以在初始启动时或者发生错误时对所有转换器设备进行同步,因此需要将 SYNC~ 信号连接到每个ADC设备上。这是多ADC应用和单ADC应用之间最大的区别,其余部分基本相同。对于JESD204B标准的不同子类,实现方式也有所不同。对于JESD204B的subclass 0以及JESD204A 标准,为了保证所有ADC 设备能在同一时间开始发送ILAS,每一个ADC都需要连接到一个相同的SYNC信号上。对于JESD204B标准的subclass 1和subclass 2来说,对每个ADC设备可以发送单独的SYNC~信号。因为可以通过对每个ADC设备的LMFC进行同步,从而实现多通道对齐,因此不需要每个ADC 设备同时发送初始通道对齐序列,该实现方式如图3所示。对于转换器的设备时钟和SYSREF信号也通过此种方法连接至所有转换器设备中,从而确保所有设备在同一个时钟边沿进行采样。
对于多DAC的应用,所有DAC设备分别使用各自的SYNC~信号实现反馈和检错。与前文提到的单DAC设备通道对齐的方式相同,不同DAC之间的多个通道也可以实现对齐。对于不同的子类,对齐方式也不相同。对于Subclass 0和JESD204A来说,在进行多通道对齐时需要使用特定的接口,但是Subclass 1 和Subclass 2 则不需要。在子类1中,使用RX SYSREF信号发送至全部的设备中,使所有设备可以在同一个时钟边沿进行采样。对于Subclass 2,各个DAC设备各自生成一个本地多帧时钟,该时钟信号的相位相对于其他设备是随机的。该信号发送到逻辑设备后,逻辑设备将这些设备的相位和自己的LMFC的相位进行对比,然后将需要调整的幅度通过初始通道对齐序列发送到DAC 设备。然后每个DAC设备可以据此对自己的LMFC相位进行调整,从而与逻辑设备的LMFC对齐。当所有DAC的相位都与逻辑设备对齐时,就实现了所有DAC设备之间的对齐。