Verilog实现序列检测器

简介：
用Verilog描述一个可综合的序列检测器用于检测输入数据码流中的特定序列(本次检测序列为10010，只要修改状态转移关系即可实现其他目标序列的检测)。当检测到10010序列(包括重叠的情况)时，序列检测器输出1，否则输出0。
经状态分析化简可得序列检测器的状态转移图如下：

代码实现：

/*----------------------------------------------
Filename: sequential_detector.v
Function: 检测输入数据中的存在的10010序列
Date: 2019-10-13 13:55:58
----------------------------------------------*/
module sequential_detector(clk, reset, d, y);
	//输入输出端口定义
	input clk, reset, d;
	output y;
	
	//内部寄存器及连线定义
	reg [2 : 0] state;
	wire y;
	
	//状态编码
	parameter idle = 3'b000, s1 = 3'b001, s2 = 3'b010, s3 = 3'b011,
			  s4 = 3'b100, s5 = 3'b101, s6 = 3'b110, s7 = 3'b111;

	//状态机实现
	always@(posedge clk or posedge reset)
	begin
		if(reset) state <= idle;
		else
		begin