verilog笔记（一）——串并转换

FPGA中的串并转换

1、串并转换的思想

FPGA中的串并转换主要设计思想来源于用面积换速度，对数据流进行管理，FPGA中实现串并转换的主要方式有双口RAM，FIFO，移位寄存器等，对于数据量较大的一般使用双口RAM或者FIFO实现，数据量较小的使用移位寄存器实现。

2.串并转换的移位寄存器实现

代码如下：

module S2P(
	input			clk_bit,
	input			bit_valid,
	input			bit_data,

	output	[1:0]	para_data,
	output			para_valid

    )