Verilog中case语句不加default的影响

最新推荐文章于 2025-03-13 14:00:50 发布

想嗦米粉的某菜

最新推荐文章于 2025-03-13 14:00:50 发布

阅读量1.9w

点赞数 15

分类专栏： verilog/sv学习笔记文章标签： verilog

本文链接：https://blog.csdn.net/weixin_39520719/article/details/106433787

版权

verilog/sv学习笔记专栏收录该内容

6 篇文章

订阅专栏

探讨了在Verilog中，default语句对case语句综合的影响，特别是在时序和组合电路中，加与不加default如何改变电路结构，包括latch的生成与否，以及对资源利用和时序准确性的影响。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

default语句的对case语句综合的影响

之前看书都说case语句不加default会产生不必要的latch，浪费资源，有时候还会产生错误的时序。然后我写了点简单的程序测试一下，加不加default到底会对电路产生怎样的影响。

时序电路

加default

	input clk;
	input [2:0] sel;
	output [3:0] out;
	
	reg [3:0] out;
	
	always@(posedge clk) begin
		case(sel)
			3'b000:  out <= 4'd1;
			3'b001:  out <= 4'd2;
			3'b010:  out <= 4'd3;
			3'b011:  out <= 4'd4;
			3'b100:  out <= 4'd5;		
			default: out <= 4'd1;
		endcase
	end