verilog换行太长代码_划重点：Verilog 常用语法汇总

最新推荐文章于 2024-01-11 22:09:41 发布
最新推荐文章于 2024-01-11 22:09:41 发布
阅读量6.5k 收藏 1
点赞数
文章标签： verilog换行太长代码
本文介绍了Verilog HDL的基础语法，包括标识符、注释、格式、数字值、数据类型、运算符、表达式和语句。强调了代码的可读性和注释的重要性，同时提到了Verilog在硬件描述和验证中的应用。此外，还提到了数据类型的线网类型和寄存器类型，以及条件和循环语句的使用规范。
摘要由CSDN通过智能技术生成

f889932bae75e231bb3c1ab3fb7f3edb.gif

概述

Verilog HDL是一种硬件描述语言，用于从算法级、RTL级、门级、开关级四个层面对数字系统进行建模。Verilog HDL语言从C语言中继承了多种操作符和结构，与C语言相比最大的特点是并行性 。

主要用途：(1)设计人员对硬件系统进行描述 ；(2)验证人员搭建验证环境对设计人员描述的硬件系统进行验证 ；(3)对Stdcell，模拟/定制IP(USB PHY/SRAM等)等进行行为级描述 。

下面我们从

标识符、

注释、

格式、

数字值几何、

数据类型、

运算符、

表达式、

基本的语句

等方面来介绍Verilog常用语法

标识符

  • 用于定义模块名、端口名、信号名等；

  • 可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线

  • 标识

最低0.47元/天 解锁文章
weixin_39525865
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
verilog换行太长代码_代码不规范，这些问题你一定遇到过
weixin_39564617的博客
11-21 1723
推荐阅读：面试BAT 却被小小字符串秒杀？这13道题帮你一举击败字符串算法题秋招面试总结：Java+并发+Spring+MySQL+分布式+Redis+算法+JVM等美团一面凉凉：MySQL+Java+Redis+算法+网络+Linux等一个都讲不清面试BAT 却被小小字符串秒杀？这13道题帮你一举击败字符串算法题统计了内部一个准备开源的Java项目不规范的代码数量及种类，数据比较敏感，不便公开。...
前端 el-checkbox label 换行_前端代码美化的艺术
weixin_39780255的博客
12-06 734
作者：叙帝利 链接：https://dwz.cn/PAtqEpf7前言原本只是想简单的聊一下代码格式化的问题，无奈本文拖沓了很久，在此期间，我又思考了很多，我越来越觉得代码格式化是一门艺术。为了衬托“艺术”二字，可能叫“代码美化”更贴切一点，但是本文的深度远没有标题那么宏大。在我看来，代码质量不仅体现在逻辑上，也要体现在形式上。尤其前端代码，在日渐复杂的单页面开发中，代码格式化不仅是为了美观，也是...
华为verilog教程
11-06
目 录 28 5 结构建模 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 4.8 case 语句 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 4.7 条件语句 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 4.6.6 连接运算符 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 4.6.5 条件运算符 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 4.6.4 按位逻辑运算符 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 4.6.3 逻辑运算符 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 4.6.2 关系运算符 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 4.6.1 算术运算符 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 4.6 运算符和表达式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 4.5.2 寄存器类型 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 4.5.1 线网类型 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 4.5 数据类型 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 4.4.2 常量 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 4.4.1 值集合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 4.4 数字值集合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 4.3 格式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 4.2 注释 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 4.1.3 书写规范建议 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 4.1.2 关键词 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 4.1.1 定义 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 4.1 标识符 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 4 Verilog HDL 基本语法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 3.3.4 混合设计描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 3.3.3 行为描述方式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 3.3.2 数据流描述方式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 3.3.1 结构化描述方式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 3.3 三种建模方式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 3.2 时延 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 3.1.3 模块语法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 3.1.2 模块的结构 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 3.1.1 简单事例 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 3.1 模块 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 3 Verilog HDL 建模概述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.4.2 能力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.4.1 历史 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.4 Verilog HDL简介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.3 设计方法学 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.2 硬件描述语言 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2.1 数字电路设计方法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2 HDL设计方法学简介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 1 前言 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
【Verilog教程】2.1基本语法
高山
09-19 1406
标识符（identifier）可以是任意一组字母、数字、$ 符号和 _(下划线)符号的合，但标识符的第一个字符必须是字母或者下划线，不能以数字或者美元符开始。每个语句必须以分号为结束符。空白符（换行、制表、空格）都没有实际的意义，在编译阶段可忽略。例如下面两中编程方式都是等效的。关键字是 Verilog 中预留的用于定义语言结构的特殊标识符。格式自由，可以在一行内编写，也可跨多行编写。Verilog 中关键字全部为小写。Verilog 是区分大小写的。另外，标识符是区分大小写的。
Verilog 学习笔记
chenzhjlf的专栏
03-20 2862
Verilog fpga
深入浅出学Verilog--基础语法
孤独的单刀
09-09 3965
入门级Verilog教程之基础语法篇。
第一篇 Verilog入门—语言要素 数据类型
qq_56743622的博客
01-18 1968
Verilog入门—语言要素 数据类型
Verilog HDL 简介与基本语法（1）
Hank.Gan的博客
03-01 2927
FPGA学习 阶段一：Verilog HDL 简介与基本语法（1） FPGA硬件开发路线学习规划： 由于想学习FPGA的相关内容，同时给数字电路打点基础，于是借助着B站上西安电子科技大学的视频开始学习Verilog HDL这门硬件描述语言，在学完语言后，将按照**《FPGA设计技巧与案例开发详解》**这本书上的相关内容在一块核心为Altera Cyclone IV的开发板上完成基本例程，之后在网...
verilog换行太长代码_培养自己的PHP代码规范
weixin_39821605的博客
12-06 797
为什么我们要培养自己的编码规范？我们写代码的时候，一个好的编码规范，对我们来说能够起到很多意向不到的效果。至少会有一下的好处：1、提高我们的编码效率。整齐划一的代码方便我们进行复制粘贴嘛！2、提高代码的可读性。3、显示我们专业。别人看到了我们的代码，发现整个代码的书写流程都整齐划一，瞬间逼格就上去了！4、方便团队协同工作。大家使用同一的规范，这样就消除了五花八分的书写方式，同一协调！编码规范包含两...
verilog换行太长代码_接口测试平台代码实现78: 多接口用例18
weixin_39747399的博客
12-01 348
本节我们继续上节，上节我们设定了两种提取返回值的方式。如图：我们本节就来实现它：打开run_case.py,找到这空白区域：我们需要先思考一下。如何进行提取和持久化的设计，也就是说不能光提取就行，需要存放到哪，以便后续接口进行调用：我们先按照路径法，提取出来。 注意：因为有些接口返回值并不是json格式字串，而路径法又只能是识别提取json格式。为了方便调试，我这里要用一个真实的...
verilog换行太长代码_IC大牛10多年的设计分享持续更新：数字典型电路知识结构地图及代码实现...
weixin_39631689的博客
12-05 1523
来源：EETOP 论坛 作者：rosshardware本文首发于2018年10月，经过一年多的时间，作者已经更新了很多内容，并且现在也一直在更新。可以点击链接：http://bbs.eetop.cn/thread-768668-1-1.html 到论坛实时查看最新更新。以下内容为前面几章较为基础的部分：以下是我过去10多年设计过的电路罗列总结，请大家补充，如果大家有兴趣(请反馈)，...
verilog文件系统函数调用
热门推荐
莽野孤狼的博客
03-01 1万+
1 $open Integermulti_channel_descriptor= $fopen ( "file_name" ); 返回文件的多通道描述符，只允许写数据，最多能打开31个文件，最高位保留。 注意：用$fopen打开文件会将原来的文件清空，若要读数据就用$readmemb,$readmemh就可以了，这个语句不会清空原来文件中的数据。integerfd = $fopen (
Verilog常用语法
pu_ji的博客
09-13 680
verilog基本常用语法
verilog换行太长代码_如何写出时序收敛的代码
weixin_39842918的博客
11-28 780
引言硬件描述语言（verilog，systemVerilog，VHDL等）不同于软件语言（C，C++等）的一点就是，代码对应于硬件实现，不同的代码风格影响硬件的实现效果。好的代码风格能让硬件“跑得更快”，而一个坏的代码风格则给后续时序收敛造成很大负担。你可能要花费很长时间去优化时序，保证时序收敛。拆解你的代码，添加寄存器，修改走线，最后让你原来的代码“遍体鳞伤”。这一篇基于赛灵思的器件来介绍一下如...
FPGA编程语言——verilog语法详解
HackEle的博客
05-17 4913
关注、星标公众号，精彩内容每日送达 来源：网络素材Verilog语法的基本概念一、Verilog HDLVerilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Veril...
verilog换行太长代码_一行注释也能影响代码运行结果？
weixin_39806679的博客
12-11 2725
没想到吧，一行注释也能影响运行结果也许你在某个段子里听说过，某行注释删掉后，程序竟然不能预期执行？真的会这样么？你还别不信。见证“奇迹” 1//来源：公众号【编程珠玑】 2//作者：守望先生 3#include 4#include 5intmain(void) 6{ 7inta=(int)sqrt(30); 8//issqrt(30)+1>5??/ 9...
2、Verilog HDL--语言要素
我要一步一步向前走
03-15 1438
1、 空白符 空格符（\b)、制表符（\t）、换行符和换页符。 目的：主要是为了程序的易读性。 2、注释符 单行注释：以“//”开始； 多行注释：以“/*”开始，并以” ...
Verilog 入门简明教程
最新发布
木子芯兮的博客
01-11 998
Verilog 入门简明教程
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值