串口上升时间标准_JESD204B 串行接口时钟需要及其实现

最新推荐文章于 2023-10-12 11:55:44 发布
最新推荐文章于 2023-10-12 11:55:44 发布
阅读量244 收藏
点赞数
文章标签： 串口上升时间标准
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39599830/article/details/111756564
版权
本文深入探讨了JESD204B数模转换器的时钟规范，强调了其在高速数据传输中的重要性。通过介绍专用和通用LVDS时钟芯片，阐述了如何满足接口的严格时序要求，并提供了测试验证的结论。
摘要由CSDN通过智能技术生成

Chen Andy

MNC signal chain FAE

摘要

随着数模转换器的转换速率越来越高，

JESD204B

串行接口已经越来越多地广泛用在数模转

换器上，其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了

JESD204B

数模转换器的时钟规范，以及利用

TI

公司的芯片实现其时序要求。

关键字

：

LMK04800

，

LMK04828,LMK1802,LMK01010,JESD204

内容

1.

JESD204B

介绍

...........................................................................................................

1

1.1

JESD204B

规范及其优势

........................................................................................................

1

1.2 JESD204B

时钟的需求

.

.................................................................................................................

2

2

．

JESD204B

时钟的实现

.

.................................................................................................

3

2.1

专用的

JESD204B

时钟芯片

.........................................................................................................

3

2.2

通用的

LVDS

时钟芯片

................................................................................................................

4

3

结论及其测试验证

............................................................................................................

5

参考文献

：

.............................................................................................................................

5

1.

JESD204B

介绍

1.1 JESD204B

规范及其优势

JESD204

是基于

SerDes

的串行接口标准，主要用于数模转换器和逻辑器件之间的数据

传输，其最早的版本是

JESD204A,

现在是

JESD204B subclass0,subclass1,subclass2

。区

别主要在于其对同步和链路间固定时差的测量。目前市场上比较多地数模转换器接口是

JESD204B subclass1

。其最大传输速率可达

12.5Gbps,

支持多链路和多器件的同步以及固定

时差的测量。下表是各版本之间的差异：

weixin_39599830
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
ADI评估板EVAL-AD9174开发记录---上
weixin_43813325的博客
04-07 3043
1、AD9174配置 本设计采用AD9174，其是一款高性能、双通道、16位数模转换器(DAC)，支持高达12.6 GSPS的DAC采样速率。该器件具有8通道、15.4 Gbps JESD204B数据输入端口、高性能片内DAC时钟倍频器和数字信号处理功能，适合单频段和多频段直接至射频(RF)无线应用，本设计要求 （1）200M用户数据，通道内插x6，主路径内插x8，总共48倍内插，实现fs=9.6GHz； （2）输入设备时钟频率为device clk=9600/16=600MHz，同时设备参考时钟=9600
JESD204B 串行接口时钟需要及其实现
最新发布
m0_59692171的博客
02-02 1252
JESD204 是基于 SerDes 的串行接口标准，主要用于数模转换器和逻辑器件之间的数据 传输，其最早的版本是 JESD204A, 现在是 JESD204B subclass0,subclass1,subclass2。区 别主要在于其对同步和链路间固定时差的测量。目前市场上比较多地数模转换器接口是 JESD204B subclass1。其最大传输速率可达 12.5Gbps,
JESD204B参数及时钟关系
qq_33276563的博客
06-01 6485
参数介绍： F：每帧每链路字节数。 K：每个多帧中的帧数。 L：一个ADC中转换器的数量。 M：每个链路的转换器数。 S: 每个转换器每帧的采样数，一般为1，可以取1~32整数。 N：转换器的分辨率，ads54j60为16位。 各时钟间关系： 各时钟以LMFC为基准。 本地时钟生成： LMFC(Local Multi-Frame Clock Frequency) 根据LMFC配置选择相应的LMFC计算公式，以4211配置为例，LMFC计算公式为fs/K，如果是其他配置则为(fs/4)/K。 Fs为采样时
详解JESD204B串行接口时钟需求及其实现方法
太阳岭，仙姑洞，雷公坡，狐狸湾
10-17 7760
随着数模转换器的转换速率越来越高，JESD204B串行接口已经越来越多地广泛用在数模转换器上，其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了JESD204B数模转换器的时钟规范，以及利用TI公司的芯片实现其时序要求。 本文引用地址：http://www.eepw.com.cn/article/270296.htm 　　1. JESD204B介绍 　　1.1 JES
FPGA之JESD204B接口——总体概要 尾片
u013184273的博客
12-02 3516
在上一篇博客中《JESD204B(1)——总体概要》，我们框架性的介绍了JESD204B，这篇博客介绍协议所需要关注的一些参数，这些参数基本就是决定了连接特性。理解这些参数，有助于理解连接中的转换特性、路径数（lane count）、速率以及接收能力。 本篇博客主要是翻译自文献《Understanding JESD204B Link Parameters》，在加上一些自己的总结和补充。 1. 参数 首先，有关连接的主要参数如下表所示： 参数 含义 M 每个器件的转换数（理解为每个AD
Xilinx 204B IP Core时钟方案
UKR_FPGA_LY的博客
10-12 1075
再学习204B协议的过程中，我遇到了很多与时钟相关的概念，弄得一头雾水。通过这一段时间的学习，我把遇到的时钟总结一下，并与大家分享，如果有不正确的地方，欢迎指正。
axi_jesd204b.rar_Jesd204B ADI_jesd vivado adc_jesd204b_带axi接口的ad
07-15
JESD204B是一种高速串行接口标准，用于将高精度ADC和DAC连接到数字信号处理器或FPGA。在这个项目中，ADC与FPGA通过AXI（Advanced eXtensible Interface）总线进行通信，这是一种广泛使用的片上系统（SoC）互连协议。...
JESD204B串行接口时钟需要及其实现
08-30
JESD204B串行接口是一种高速数据传输标准，尤其在数模转换器（DAC）和模数转换器（ADC）应用中被广泛采用。该标准的主要目的是解决高频率下数据传输的同步和定时问题，以确保数据在多链路、多设备间的精确同步。JESD...
jesd204.rar_204核网址_jesd204_tx_cfg.xml_jesd204b_xilinx 204b demo_
07-14
首先，JESD204B协议是JEDEC固态技术协会制定的高速串行接口标准，用于减少高速信号的通道数量，提高系统可靠性，并实现更远距离的数据传输。"jesd204_tx_cfg.xml"是JESD204B核的配置文件，它包含了关于数据速率、...
JESDJESD204B 串行接口时钟需要及其实现
02-01
### JESD204B 串行接口时钟需求及其实现 #### 一、JESD204B 介绍 ##### 1.1 JESD204B 规范及其优势 JESD204 标准是由 JEDEC（Joint Electron Device Engineering Council）组织制定的一种高速串行接口协议，主要...
串口上升时间标准_为什么串口比并口快？
weixin_31556371的博客
12-30 367
正好在上家公司做过高速总线的验证，来试着回答一下吧。作为读书时的模拟战五渣，只能给出唯物辩证法的两条基本原理：1.事物是普遍联系的。2.事物是永恒发展的。基于这两条基本假设，我们来讨论一下串行总线和并行总线各自的发展史，以及二者是如何融合在一起的。早期的板级电子通信都是基于串口的，最经典的莫过于uart，异步，全双工，基于波特率匹配的串口通信。在那个计算速度异常缓慢，对通信速率要求不高的时代，其实...
串口上升时间标准_串口通讯超时的设置与含义（COMMTIMEOUTS）
weixin_39732491的博客
12-20 1190
COMMTIMEOUTS：COMMTIMEOUTS主要用于串口超时参数设置。COMMTIMEOUTS结构如下：typedefstruct_COMMTIMEOUTS{DWORDReadIntervalTimeout;DWORDReadTotalTimeoutMultiplier;DWORDReadTotalTimeoutConstant;DWORDWriteTotalTimeoutMu...
JESD204B协议，时钟模块：
Bradji的博客
10-23 1035
由于项目需要用到JESD204B协议，这里只用到了接受的协议，并没有用到传输协议，接受传输，外部AD采用AD9680，JESD每条lane线速率12.5Gb/s，项目要求实现多路JESD接受AD采集，并需要完成同步工作，前期开展对JESD的学习仿真。 Jesd的时钟如下： Device_clock 设备时钟，Jesd协议规定，在Jesd连接的每个设备上允许每个设备有不同的时钟，但是频率上必须相关，Deviece_clock连接到每个设备上，保证每个设备上的时钟都是...
由三极管构成过压保护电路的仿真（2）
qq_30886433的博客
11-16 1654
由三极管构成过压保护电路的仿真（2） 图1电路适用于产品内部具有电池，能提供开启电压的产品中，可实现充电电压范围可设定的过压保护功能。 实际器件参数可能与仿真有差异，但原理一致。 电压VCC为产品内部提供的电压，电压VDD为充电电压端，R5为模拟电池输入端 以下是数据仿真： 当输入电压小于5.7V时，Q1的E端电压经过两个PN结，电压差至少为1.4V，Q1,Q2不满足打开条件，Q1的BE间的压差不满足打开条件大于等于0.7V，无电压输出。 当输入电压为6.3V时，Q1，Q2处于打开状态，完全满足三极管导通
JESD204B概述
热门推荐
a2447944219的博客
04-10 2万+
一、JESD204B概述 1、JED204B是什么？ 一种新型的基于高速SERDES的ADC/DAC数据传输接口。ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，采用传统的CMOS和LVDS已经很难满足设计要求，JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口。 2、JESD20
JESD204B核时钟学习记录
iamgold9的博客
07-13 3367
1 JESD Core的时钟列举 JESD TX (RX) Core的配置选择为Include Shared Logic in example design时，其时钟如下图所示： JESD TX (RX) Core的配置选择为Include Shared Logic in core时，其时钟如下图所示： Include Shared Logic in core将JESD204 PHY、tea...
串口上升时间标准_详解JESD204B串行接口时钟需求及其实现方法-模拟/电源-与非网...
weixin_39966020的博客
12-20 304
随着数模转换器的转换速率越来越高，JESD204B串行接口已经越来越多地广泛用在数模转换器上，其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了JESD204B数模转换器的时钟规范，以及利用TI公司的芯片实现其时序要求。1. JESD204B介绍1.1JESD204B规范及其优势JESD204是基于SerDes(＄174.9800)的串行接口标准，主要用于数模转换器和逻辑器件之间的...
信号完整性研究系列--重视信号上升时间
Marvin_wu
08-17 2006
来源：于争博士《信号完整性研究》http://www.sig007.com        信号的上升时间，对于理解信号完整性问题至关重要，高速pcb 设计中的绝大多数问题都和它有关，你必须对他足够重视。        信号上升时间并不是信号从低电平上升到高电平所经历的时间，而是其中的一部分。业界对它的定义尚未统一，最好的办法就是跟随上游的芯片厂商的定义，毕竟这些巨头有话语权。通常有
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值