ip打包相对路径 vivado_AR# 59253: Vivado IP 流 - 在 Vivado 项目中添加为源的 DCP 文件引用了来自原始项目位置的 XDC 文件...

描述

我的 Vivado 项目包括某个 Xilinx IP 的 DCP 文件(这些文件是使用 Manage IP 流生成的)，同时还包括在 Vivado 中从其它 HDL 项目生成的 DCP 文件。

在 Vivado 中构建整个设计并链接该设计时，我收到了警告，这些警告引用了项目中创建以上 DCP 文件所在的原始 XDC 文件位置。

实例：:WARNING: [Constraints 18-402] set_max_delay: 'eth2_wrapper_i0/ge_mac/u_gig_eth_pcs_pma_lvds_v13_0/U0/lvds_transceiver_mw/tx_gearbox_i/accumulator_60b_reg[9]_i_1' is not a valid startpoint.

[/path/to/the/original/project/location/gig_ethernet_pcs_pma_lvds_2013_2.srcs/sources_1/ip/gig_eth_pcs_pma_lvds_v13_0/synth/gig_eth_pcs_pma_lvds_v13_0.xdc:10]

Resolution: A valid start point is a main or generated clock pin or port, a clock pin of a sequential cell, or a primary input or inout port. 请验证由查询返回的所有对象是否属于此列表。

Is this expected?

DCP 中是否包含所有必要的约束？我是否需要在新项目中包含其它文件？