帧同步_FPGA实现帧同步系统

1、 引言

数字通信时，一般以一定数目的码元组成一个个“字”或“句”，即组成一个个“帧”进行传输，因此帧同步信号的频率很容易由位同步信号经分频得出，但每个帧的开头和末尾时刻却无法由分频器的输出决定。为此，帧同步的任务就是要给出这个“开头”和“末尾”的时刻。通常提取帧同步信号有两种方法：一类是在信息流中插入一些特殊的码组作为每帧的头尾标记。另一类则不需要加入码组，而是利用数据码组本身之间彼此不同的特性实现同步。这里采取第一种方法——连贯式插人法实现帧同步。所谓连贯式插入法就是在每帧开头插入帧同步码。所用的帧同步码为巴克码，巴克码是一种具有特殊规律的非周期序列，其局部自相关函数具有尖锐的单峰特性，这些特性正是连贯式插入帧同步码组的主要要求之一。因此，这里提出帧同步系统的FPGA 设计与实现。

2 、帧同步系统的工作原理

实现帧同步的关键是把同步码从一帧帧数据流中提取出来。本设计的一帧信码由 39 位码元组成。其中的巴克码为 1110010 七位码，数据码由 32 位码元组成。只有当接收端收到一帧信号时，才会输出同步信号。帧同步系统的设计框图如图 1 所示。

帧同步系统工作状态分捕捉态和维持态。同步未建立时系统处于捕捉状态，状态触发器 Q 端为低电平，一旦识别器输出脉冲，由于 Q 端为高电平，经或门使与门 1 输出”1”，同时经或门使与门 3 输出也为”1”，对分频计数器模块清零。与门 1 一路输出至触发器的 S 端，Q 端