基于FPGA的帧同步设计

最新推荐文章于 2024-09-12 11:12:58 发布
最新推荐文章于 2024-09-12 11:12:58 发布
阅读量6.4k 收藏 94
点赞数 11
分类专栏： FPGA 文章标签： FPGA  帧同步 Verilog HDL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/SHS_JAVA/article/details/96690398
版权

一、题目背景

在数字时分多路通信系统中，为了能正确分离各路时隙信号，在发送端必须提供每帧的起始标记，在接收端检测并获取这一标志的过程称为帧同步。

帧同步有起止式同步法和插入特殊同步码组法两种。要求开机后整个系统要能很快地进人帧同步，或一旦帧失步后，能很快恢复帧同步。帧失步将使信息丢失，对于语音通信来讲，人耳不易察觉出小于100 ms的通信中断，所以一般认为帧同步恢复时间在几十毫秒量级是允许的。本次实验将对于PRBS15的特定码流检测，并采用32767个比特作为帧长。最后用PRBS7来模拟实际中传输误码的情况。

二、任务要求

串行比特流信号输入后，输出帧同步信号，同时输出指示信号。当找到帧同步头，输出同步后数据，指示灯亮；否则，输出数据为 0，指示灯灭。当输入使能信号 为高电平时，信号输入帧同步模块，完成帧同步检测后，当找不到帧同步头，输出数据为 0，指示灯灭；当找到帧同步头，输出同步后数据，out_frame_en 输出为 1，指示灯亮。

三、所需设备和软件

FPGA AX309开发板、PC机、ISE、Modelsim、VHDL/Verilog、示波器。

四、设计思路

首先利用伪随机序列原理产生两组数据（根据帧格式设定长度），一组包含帧同步头（这里采用PRBS15作为信源 1），另一组为随机数（这里采用PRBS7作为干扰信号信源 2）。在拨码开关作用下分别选择信源 1 或信源 2 作为信号。帧同步模块对输入进来的信号进行相关运算，检测帧同步头的起始位置，完成帧同步检测后，如果找不到帧同步头，输出数据为 0指示灯灭；当找到帧同步头，输出同步后数据， 输出为1，指示灯亮。并通过Modelsim仿真，及下载到电路板上示波器观察波形。

五、模块设计及相关代码

1.PRBS15码型发成模块（同时包含BPRS7码型切换）

基本原理：PRBS码即伪随机码，常用于高速串行通道的测试。其对于信道来说，码型看上去像是随机的，没有规律的出现，但实际上的码型是由生成多项式确定了的，并且有重复周期。下图为PRBS7码的线性反馈移位寄存器发生原理：

PRBS15模块代码

module PRBS15(
	input clk,
	input rst_n,
	input key,
	output reg out);         //最终输出
reg tag;                       //状态标志位
reg[15:1]PRBS15;      //15位寄存器作为PRBS 15码型发生器
reg[7:1]PRBS7;       //7位寄存器作为PRBS 15码型发生器
always@(negedge rst_n or negedge key)
begin
if(rst_n==0)
	tag<=0;
else
	tag<=~tag;         //按键按下时标志位切换状态
end		
always@(posedge clk or negedge rst_n)
begin
if(rst_n==0)
	begin
	out<=0;
	PRBS15<=1;
	PRBS7<=1;
	end
else if(tag==0)
	begin
	PRBS15<={PRBS15[14:1],PRBS15[1]};     
	PRBS15[1]<=(PRBS15[15]^PRBS15[14]);     //根据线性反馈移位寄存器，将输出码型送到out
	out<=PRBS15[15];
	end
else if(tag)     //标志位为1代表按键按下，切换码型到out
	begin
	PRBS7<={PRBS7[6:1],PRBS7[1]};
	PRBS7[1]<=(PRBS7[7]^PRBS7[6]);       //原理同PRBS15，
	out<=PRBS7[7];
	end
end
endmodule

modelsim仿真如下

PRBS15码在这里插入图片描述
PRBS15和PRBS7切换在这里插入图片描述

2.前导码检测

基本原理：每一帧的前15位作为检测位，若符合要求，则为一次同步。前十五位为000000000000001，故采用状态机检测需要15个状态。这里采用三段式状态机。

module stm1(
	input din,clk,RST,
	output reg tag1,
	output reg dout);
parameter s0=0,s1=1,s2=2,s3=3,s4=4,s5=5,s6=6,s7=7,s8=8,
          s9=9,s10=10,s11=11,s12=12,s13=13,s14=14,s15=15;//定义15个状态    
	reg [3:0] pr_state,nx_state;                          
	reg [15:1]cnt;
always @(posedge clk or negedge RST)      //第一段状态完成状态转移
begin
if (RST==0)
        pr_state<=s0;
else
	pr_state<=nx_state;            

end
always @(posedge clk or negedge RST)  //第二段完整判断状态转移条件，描述状态规律
 begin                               
if (RST==0)
	pr_state=s0;
else
	pr_state=nx_state;
end
always @(*)
begin        
case(pr_state)
	s0:if(!din)
	  nx_state<=s1;
          else nx_state<=s0;
	s1:if(!din)
          nx_state<=s2;
          else
          nx_state<=s0;
	s2:if(!din)
          nx_state<=s3;
          else
          nx_state<=s0;
	s3:if(!din)
          nx_state<=s4;
          else
          nx_state<=s0;
	s4:if(!din)
          nx_state<=s5;
          else
          nx_state<=s0;
	s5:if(!din)
          nx_state<=s6;
          else
          nx_state<=s0;
	s6:if(!din)
          nx_state<=s7;
          else
          nx_state<=s0;
	s7:if(!din)
          nx_state<=s8;
          else
          nx_state<=s0;
	s8:if(!din)
          nx_state<=s9;
          else
          nx_state<=s0;
	s9:if(!din)
          nx_state<=s10;
          else
          nx_state<=s0;
	s10:if(!din)
          nx_state<=s11;
          else
          nx_state<=s0;
	s11:if(!din)
          nx_state<=s12;
          else
          nx_state<=s0;
	s12:if(!din)
          nx_state<=s13;
          else
          nx_state<=s0;
	s13:if(!din)
          nx_state<=s14;
          else
          nx_state<=s0;
	s14:if(din)
          nx_state<=s15;
          else
          nx_state<=s0;
	s15:nx_state<=s0;
endcase
end
always @(posedge clk or negedge RST) //第三个状态机输出：当达到第15个状态时，输出
begin                      //一个同步信号
if(RST==0)
	out<=0;
else
	begin
	if(nx_state==s15)
		dout<=1;
        else
                dout<=0;
        end
always@(posedge clk or negedge RST )   //将同步信号优化，拉长保持当前帧状态，方便
begin                             //后面同步状态检测   
if(RST==0||dout==1)
	begin
        cnt<=0;
        tag1<=1;
        end          
else if(cnt==32700)         //通过计数器延长标志
        begin
        cnt<=0;
        tag1<=0;
        end  
else 
	cnt<=cnt+1;
end
endmodule

modelsim仿真如下

dout输出

在这里插入图片描述

tag输出

在这里插入图片描述

3.同步状态机

基本原理：通过检测上一个模块传来的标志信号，检测是否连续三次有同步信号，若连续检测到三次则判定同步，若过程中出现一次误码，则进入失警状态，若下次仍能检测到同步信号，则回到同步状态，否则判定失帧。同样使用三段式。状态转移图如下：
在这里插入图片描述

module stm2(   
	input clk,   
	input rst_n,
        input clk15,
        input tag1,
        output reg led);
        //帧检测
        parameter s0=0,s1=1,s2=2,s3=3,s4=4;
        reg [2:0] pr_state,nx_state;                  //定义5个状态
always @(posedge clk or negedge rst_n)        //第一段状态转移
begin
if(rst_n==0)
	pr_state<=s0;
else
	pr_state<=nx_state;
end          
always @(negedge clk15 or negedge rst_n)  //第二段状态检测
begin
if (rst_n==0)
	nx_state<=s0;
else
case(pr_state)
	s0:if(tag1)
          nx_state<=s1;
          else
          nx_state<=s0;
	s1:if(tag1)
          nx_state<=s2;
          else
          nx_state<=s0;
	s2:if(tag1)
          nx_state<=s3;
          else
          nx_state<=s0;
	s3:if(tag1)
          nx_state<=s3;
          else
          nx_state<=s4;
	s4:if(tag1)
          nx_state<=s3;
          else
          nx_state<=s0;
endcase
end         
always @(posedge clk or negedge rst_n)    //第三段状态输出
begin
if(rst_n==0)
	led<=0;
else
	begin
	if(nx_state==s3||nx_state==s4)
        	led<=1;
        else
                led<=0;
        end
endmodule

modelsim仿真如下

在这里插入图片描述

4.分频时钟检查信号

module f(
	input        clk,
	input        rst_n,
	input        dout,   
	output       reg clk15);	
reg [15:0] cnt;
always@(posedge clk or negedge rst_n )
begin
if(rst_n==0||dout==1)
	begin
        cnt<=0;
        clk15<=1;
        end
else if(cnt==16383)
        begin
        cnt<=0;
        clk15<=~clk15;
        end  
else 
        cnt<=cnt+1;
end
endmodule

5.引脚约束文件

NET "clk" LOC = T8 | TNM_NET = sys_clk_pin;
TIMESPEC TS_sys_clk_pin = PERIOD sys_clk_pin 50000 kHz;
NET rst_n  LOC = L3 | IOSTANDARD ="LVCMOS33";
## reset pushbutton
NET key    LOC = C3 | IOSTANDARD ="LVCMOS33"; ## KEY1
########LED Pin define###################
NET led    LOC = P4 | IOSTANDARD ="LVCMOS33"; ## LED1
NET out1   LOC = H15 | IOSTANDARD= "LVCMOS33"; ## LED1
NET dout   LOC = C10 | IOSTANDARD= "LVCMOS33"; ## dout
NET clk1   LOC = C15 | IOSTANDARD = "LVCMOS33"; ## clk

6.测试文件

module tb;
// Inputs
reg clk;
reg rst_n;
reg key;
// Outputs
wire led;
// Instantiate the Unit Under Test (UUT)
top uut (
	.clk(clk), 
	.rst_n(rst_n), 
	.key(key), 
	.led(led));		
initial begin

// Initialize Inputs
clk = 0;
rst_n = 0;
key = 1;
// Wait 100 ns for global reset to finish
#100      rst_n=1;
end
always #10 clk=~clk;
always #3000000 key=~key;
endmodule

采用数字示波器显示最终结果

在这里插入图片描述

韩十三*
关注
专栏目录
【FPGA教程案例77】通信案例3——数据组帧，帧同步、拆帧
FPGA/MATLAB学习教程/源码/项目合作开发
09-09 3507
在FPGA通信过程中，经常需要将数据组成预先制定个帧格式，即通信协议，然后再进行数据发送，同时在接收端，为了避免数据丢失，需要在帧数据之前加入导频序列，用于接收端的帧同步。在本课程中，我们通过一个简单的案例，初步学习下数据组帧，帧同步，拆帧等过程。这里，帧我们采用如下的格式作为案例进行介绍：这个数据帧，包含16bit的导频序列和128bit的数据序列（在实际中，可以根据项目需要，设置不同长度的导频序列和数据序列）
帧同步_FPGA实现帧同步系统
weixin_39653405的博客
01-13 2662
1、 引言数字通信时，一般以一定数目的码元组成一个个“字”或“句”，即组成一个个“帧”进行传输，因此帧同步信号的频率很容易由位同步信号经分频得出，但每个帧的开头和末尾时刻却无法由分频器的输出决定。为此，帧同步的任务就是要给出这个“开头”和“末尾”的时刻。通常提取帧同步信号有两种方法：一类是在信息流中插入一些特殊的码组作为每帧的头尾标记。另一类则不需要加入码组，而是利用数据码组本身之间彼此不同的特性...
基于FPGA的帧同步实现基于FPGA的帧同步实现-综合文档
05-23
基于FPGA的帧同步实现
Unity3D帧同步模式的网络游戏详解
最新发布
Thomas_YXQ的博客
09-12 705
帧同步（Frame Synchronization）是指在网络游戏中，多个客户端在同一时刻执行相同的游戏逻辑，确保各个客户端的游戏状态保持一致。这种同步方式对于实现公平的多人游戏和减少网络延迟对游戏体验的影响至关重要。Unity3D作为一款强大的跨平台游戏引擎，提供了丰富的工具和接口来实现帧同步。对惹，这里有一个游戏开发交流小组，大家可以点击进来一起交流一下开发经验呀！Unity3D帧同步模式的网络游戏实现涉及多个关键技术点，包括确定帧率、采集输入、模拟游戏逻辑、状态同步和渲染画面。
基于FPGA的帧同步系统设计方案
08-29
本文介绍了集中式插入法帧同步系统的原理，分析了帧同步系统的工作流程。采用模块化的设计思想，利用VHDL设计了同步参数可灵活配置的帧同步系统，阐述了关键部件的设计方法，提出了一种基于FPGA的帧同步系统设计方案。
【厉害了FPGA】Verilog实现接收帧数据的一种方法（帧数据同步搜索检测）
热门推荐
fucong59的博客
03-20 1万+
FPGA和其他设备进行通信的时候，如果传输的是大量数据，肯定需要打包（组帧）进行传输，而且都需要有帧头和校验位来确保帧数据传输正确。今天说一下最近自己做的一个项目涉及到的这个问题。 当FPGA作为接收端去接收帧数据的时候，即使保证一帧数据的帧头是正确的，而且校验位是正确的也不能百分百保证这帧数据正确接收了，可能情况：1、数据传输有错误，但是错误的数据也得到了一样正确的校验位；2、...
 基于FPGA的帧同步器的设计与仿真
01-30
 帧同步器在遥测接收系统中占据着十分重要作用。帧同步器的精确性直接决定遥测系统解调数据的正确性，是影响遥测系统的可靠性重要因素。首先，介绍了帧同步器的原理进行。然后，讨论了几种可以作为帧同步码组的码组。最后，对基于FPGA的帧同步器进行设计和仿真。仿真结果表明，这种帧同步器具有低复杂度、高可靠性和高灵活性等优点。
EDA/PLD中的基于FPGA的帧同步系统设计方案
10-20
本文主要探讨了一种基于FPGA（Field-Programmable Gate Array，现场可编程门阵列）的帧同步系统设计方案，该方案采用了集中式插入法，即在每帧数据的开始处插入特定的帧同步码序列。 集中式插入法帧同步系统的原理...
帧同步系统的工作原理及如何基于FPGA实现其设计
01-20
1、 引言　数字通信时，一般以一定数目的码元组成一个个“字”或“句”，即组成一个个“帧”进行传输，因此帧同步信号的频率很容易由位同步信号经分频得出，但每个帧的开头和末尾时刻却无法由分频器的输出决定。...
一种精确帧同步算法及FPGA实现
01-28
帧同步算法通过检测帧头信息，使接收机从接收数据流中提取帧起始时刻和初始频偏，以引导解调环路恢复出有效数据。本文首先简要介绍了基于相关的经典帧同步算法原理，然后分析了信道环境对相关性能的影响，最后详细描述了一种经过改进的精确帧同步算法及其FPGA实现结果。该算法综合采用了分段本地相关、分段延迟相关和动态检测门限，有效解决了在大频偏和强噪声环境下的捕获虚（漏）警问题，并通过过采样和平滑提高了帧起始时刻与初始频偏的捕获精度，使解调环路锁定更快。测试表明，该算法复杂度适中，在低信噪比、高频偏环境下也具有优异性能，适合应用于卫星通信接收机。
帧同步系统的FPGA设计与实现
01-19
1 引言 　　数字通信时，一般以一定数目的码元组成一个个“字”或“句”，即组成一个个“帧”进行传输，因此帧同步信号的频率很容易由位同步信号经分频得出，但每个帧的开头和末尾时刻却无法由分频器的输出决定。为此，帧同步的任务就是要给出这个“开头”和“末尾”的时刻。通常提取帧同步信号有两种方法：一类是在信息流中插入一些特殊的码组作为每帧的头尾标记。另一类则不需要加入码组，而是利用数据码组本身之间彼此不同的特性实现同步。这里采取种方法——连贯式插人法实现帧同步。所谓连贯式插入法就是在每帧开头插入帧同步码。所用的帧同步码为巴克码，巴克码是一种具有特殊规律的非周期序列，其局部自相关函数具有尖锐的单峰特性，
基于FPGA的帧同步实现-综合文档
05-22
基于FPGA的帧同步实现
基于FPGA的数字视频信号处理器设计（中）
08-25 1807
今天给大侠带来基于FPGA的数字视频信号处理器设计，由于篇幅较长，分三篇。今天带来第二篇，中篇，视频信号概述和视频信号处理的框架。话不多说，上货。 之前也有图像处理相关方面的文章，这里超链接几篇，给各位大侠作为参考。 《冈萨雷斯数字图像处理MATLAB版》中文版(第二版) 电子版 荐读：FPGA设计经验之图像处理 基于FPGA的实时图像边缘检测系统设计（下） FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真 导读 图像是用...
游戏帧同步的流程与实现
JunChow
02-21 2907
大纲 帧同步的基本原理 帧事件数据采集 帧同步的事件处理与动画 帧同步的逻辑数据同步 帧同步之跳帧处理 现代多人游戏中，多个客户端之间的通讯大多以同步多方状态为主要目标，为了实现这一目标，主要有两个技术方向： 状态同步 帧同步 状态同步 状态同步简单来说就是同步游戏中的各种状态，当客户端发送游戏动作到服务器，服务器接收到之后，通过计算游戏行为的结果，然后广播下发给客户端游戏...
网游帧同步的分析与设计
kuangben2000的博客
03-13 854
网游帧同步的分析与设计 https://zhuanlan.zhihu.com/p/105390563?utm_source=wechat_session 今年的春节非同寻常，由于新肺炎疫情的蔓延，假期时间比较长，恰好自己也打算利用春节的假期充充电，所以系统的研究和设计了一下帧同步方案，将其作为自己和公司的一个技术储备，本文中如有疏漏和错误，还请各位多多指教。 我一直在脑补这样一种游戏类型，开放世界+位面战斗，这是一种状态同步与帧同步结合的游戏玩法，既不失去在大世界中与玩家交互的乐趣，又可以在战斗时达到
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值