MYIR zynq fpga 学习过程（3）Simulator仿真软件的使用

前言

功能仿真

也称为行为仿真，主要用于验证电路功能是否符合设计要求，其特点是不考虑电路门延迟与线延迟，用于验证电路与理想情况是否一致。

时序仿真

也称为布局布线后仿真，指电路已经映射到特定的工艺环境，综合考虑电路的路径延迟与门延迟，验证电路能否在一定时序条件下满足设计构想的过程，能较好反应芯片实际工作情况。

仿真

• 创建激励文件，右键Simulation sources，选择Add sources
  
• 选择next
  
• create file并为文件命名
  
• 点击finish
  
• 点击OK
  
• 打开tb文件
  
• 仿真文件不需要输入和输出的端口，代码如下

`timescale 1ns / 1ps //仿真时间单位/仿真时间精度
module tb_led();
reg          sys_clk ;   //系统时钟
reg          sys_rst_n;  //系统复位，低电平有效
    //sys_clk和sys_rst_n会在模块的initial里面赋值，所以定义为reg，其他要为wire
wire  [2:0]   led;         //LED灯
    	
initial begin
	sys_clk = 1'b0 ;   
	sys_rst_n = 1'b0; 
	#200	//延时200纳秒
	sys_rst_n = 1'b1; 
end

always #10 sys_clk = ~sys_clk;	//每过10纳秒时钟翻转一次

led u_led(.sys_clk(sys_clk), .sys_rst_n(sys_rst_n), .led(led)
	);//例化
endmodule

• 点击Run simulation,然后点击Run behavioral simulation
  
• 然后就会出现仿真波形