fpga中例化乘法器_基于FPGA的乘法器设计和实现

基于

FPGA

的乘法器设计和实现

蒋俊华

;

王蓓

;

张婷

;

李宗惠

【期刊名称】

《河南机电高等专科学校学报》

【年

(

卷

),

期】

2010(018)002

【摘要】

乘法器是数字信号处理领域的基本逻辑部件

,

应用广泛

.

用

Verilog

硬件

描述语言设计了加法树乘法器、查找表乘法器和

Booth

乘法器

,

在

Modelsim

软件环境下进行了仿真

,

在

QuartusII

开发平台上基于

Stratix

器件对这三种方

案进行了综合验证

,

并对结果进行了分析和比较

.

【总页数】

4

页

(23-25,64)

【关键词】

数字信号处理

;

乘法器

;Stratix

器件

【作者】

蒋俊华

;

王蓓

;

张婷

;

李宗惠

【作者单位】

河南大学

,

物理与电子学院

,

河南

,

开封

,475001;

河南大学

,

物理与电

子学院

,

河南

,

开封

,475001;

河南大学

,

物理与电子学院

,

河南

,

开封

,475001;

河南大

学

,

物理与电子学院

,

河南

,

开封

,475001

【正文语种】

中文

【中图分类】

TP332

【相关文献】

1.

乘法器模块在

FPGA

中的实现

[J],

李彦孚

;

宋路

2.

基于

FPGA

的

16

位乘法器设计与实现

[J],

何坚

;

陈志华

3.

基于

FPGA

的

16

位乘法器设计与实现

[J],

何坚

;

陈志华

4.

基于

FPGA

的进位保留

Barrett

模乘法器设计与实现

[J],

车文洁

;

高献伟

5.

基于

FPGA

的

32

位并行乘法器的设计与实现

[J],

蒋勇

;

罗玉平

;

马晏

;

叶新